[發(fā)明專利]3D芯片封裝結(jié)構(gòu)及其制備方法

在審

• 申請?zhí)枺?/td>: 201710954752.5
• 申請日: 2017-10-13
• 公開（公告）號: CN107785339A
• 公開（公告）日: 2018-03-09
• 發(fā)明（設(shè)計(jì)）人: 陳彥亨;林正忠;吳政達(dá)
• 申請（專利權(quán)）人: 中芯長電半導(dǎo)體（江陰）有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/498;H01L21/60
• 代理公司: 上海光華專利事務(wù)所(普通合伙)31219
• 代理人: 余明偉

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)及封裝方法，特別是涉及一種3D芯片封裝結(jié)構(gòu)及其制備方法。

背景技術(shù)

隨著網(wǎng)絡(luò)應(yīng)用電子設(shè)備越來越多的功能需求，性能的提高以及更低的生產(chǎn)成本和更小的形式因素，扇出晶圓級芯片封裝(Fan out wafer level)技術(shù)和3D芯片封裝技術(shù)已經(jīng)成為滿足移動和網(wǎng)絡(luò)應(yīng)用電子設(shè)備需求的最具前景的技術(shù)之一，但目前兩種技術(shù)各有優(yōu)缺點(diǎn)：譬如，目前的扇出晶圓級芯片封裝技術(shù)的線寬和線間距均只能做到，然而，隨著器件性能增加，I/O(輸入/輸出)增多，這勢必需要更小線寬和線間距來滿足，然而，當(dāng)線寬和線間距達(dá)到2μm之后，如果再縮小將會造成很大的挑戰(zhàn)；再譬如，目前的3D芯片封裝技術(shù)，均需使用硅通孔技術(shù)(TSV)，并且需要使用到中介層(interposer)，使得封裝結(jié)構(gòu)比較復(fù)雜，且封裝成本較高。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種3D芯片封裝結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中的封裝結(jié)構(gòu)存在的線寬和線間距無法縮小至2μm以下，以及結(jié)構(gòu)復(fù)雜、封裝成本較高等問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種3D芯片封裝結(jié)構(gòu)，所述3D芯片封裝結(jié)構(gòu)包括：

電路基板，所述電路基板的上表面設(shè)有第一連接焊墊，下表面設(shè)有第二連接焊墊，所述第一連接焊墊與所述第二連接焊墊電連接；

重新布線層，包括相對的第一表面及第二表面，所述重新布線層經(jīng)由第一表面裝設(shè)于所述電路基板的上表面，且與所述第一連接焊墊電連接；

半導(dǎo)體芯片，正面朝下倒裝于所述重新布線層的第二表面，且與所述重新布線層電連接；

塑封材料層，塑封于所述半導(dǎo)體芯片的外圍，且所述塑封材料層遠(yuǎn)離所述重新布線層的表面與所述半導(dǎo)體芯片的背面相平齊；

焊料凸塊，位于所述電路基板的下表面，且與所述第二連接焊墊相連接。

優(yōu)選地，所述重新布線層包括：

介質(zhì)層；

金屬連線，位于所述介質(zhì)層內(nèi)，所述金屬連線的線寬及相鄰所述金屬連線之間的間距均小于1μm。

優(yōu)選地，所述3D芯片封裝結(jié)構(gòu)還包括點(diǎn)膠層，所述點(diǎn)膠層填充于所述重新布線層與所述電路基板之間。

優(yōu)選地，所述3D芯片封裝結(jié)構(gòu)還包括散熱片，所述散熱片貼置于所述半導(dǎo)體芯片的背面。

優(yōu)選地，所述3D芯片封裝結(jié)構(gòu)還包括散熱片，所述散熱片扣至于所述電路基板的上表面，以在所述散熱片與所述電路基板之間形成密封空腔；所述重新布線層、所述半導(dǎo)體芯片及所述塑封材料層均位于所述密封空腔內(nèi)，且所述半導(dǎo)體芯片的背面與所述散熱片相接觸。

優(yōu)選地，所述3D芯片封裝結(jié)構(gòu)內(nèi)所述半導(dǎo)體芯片的數(shù)量為一個(gè)。

優(yōu)選地，所述3D芯片封裝結(jié)構(gòu)內(nèi)所述半導(dǎo)體芯片的數(shù)量為至少兩個(gè)，相鄰所述半導(dǎo)體芯片之間具有間距。

本發(fā)明還提供一種3D芯片封裝結(jié)構(gòu)的制備方法，所述3D芯片封裝結(jié)構(gòu)的制備方法包括如下步驟：

1)提供一半導(dǎo)體襯底，于所述半導(dǎo)體襯底的上表面形成重新布線層，所述重新布線層包括相對的第一表面及第二表面，其中，所述重新布線層的第一表面與所述半導(dǎo)體襯底的上表面相接觸；

2)提供半導(dǎo)體芯片，將所述半導(dǎo)體芯片正面朝下裝設(shè)于所述重新布線層的第二表面；

3)于所述重新布線層的第二表面形成塑封材料層，所述塑封材料層填滿所述半導(dǎo)體芯片之間的間隙及所述半導(dǎo)體芯片與所述重新布線層之間的間隙，并將所述半導(dǎo)體芯片塑封；

4)去除所述半導(dǎo)體襯底；

5)提供一電路基板，所述電路基板的上表面設(shè)有第一連接焊墊，下表面設(shè)有第二連接焊墊，所述第一連接焊墊與所述第二連接焊墊電連接；將塑封后的所述半導(dǎo)體芯片經(jīng)由所述重新布線層裝設(shè)于所述電路基板的上表面，所述重新布線層與所述第一連接焊墊電連接。

優(yōu)選地，步驟1)中，于所述半導(dǎo)體襯底的上表面形成重新布線層包括如下步驟：

1-1)于所述半導(dǎo)體襯底的上表面形成介質(zhì)層；

1-2)于所述介質(zhì)層內(nèi)形成上下貫通的溝槽，所述溝槽的寬度小于1μm，且相鄰溝槽的間距小于1μm；

1-3)于所述溝槽內(nèi)形成金屬連線。

優(yōu)選地，步驟3)中，于所述重新布線層的第二表面形成的所述塑封材料層的上表面高于所述半導(dǎo)體芯片的背面；將塑封后的所述半導(dǎo)體芯片經(jīng)由所述重新布線層裝設(shè)于所述電路基板的上表面之前，還包括去除部分所述塑封材料層的步驟，以使得保留的所述塑封材料層的上表面與所述半導(dǎo)體芯片的背面相平齊。