[發明專利]用于改善電流過沖的疊層HfO2基阻變存儲器及其制作方法

在審

• 申請號: 201710953797.0
• 申請日: 2017-10-13
• 公開（公告）號: CN107958955A
• 公開（公告）日: 2018-04-24
• 發明（設計）人: 高海霞;馬匆匆;谷茜茜;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 陜西電子工業專利中心61205
• 代理人: 王品華,朱紅星

技術領域

本發明屬于微電子技術領域，特別涉及一種可改善電流過沖效應的疊層HfO₂基阻變存儲器及其制作方法，可用于大規模集成電路的制作。

背景技術

HfO₂在CMOS高k技術上的廣泛應用使之成為了阻變存儲器RRAM研究方面非常重要的材料。高介電常數材料High-k在相同物理厚度的情況下可以有效降低等效氧化層厚度EOT,取得較大的電容耦合而增加電場能力,從而達到縮小器件尺寸、提高器件性能的目的。

一些研究小組認為基于HfO₂材料的阻變存儲器RRAM的電阻轉變機制為氧離子或氧空位遷移致導電細絲形成/斷裂。在細絲初始形成時，需要控制最大電流來防止形成不可逆熱力學介質擊穿。實驗時，在細絲形成過程中一般采用在半導體參數分析儀中設置限制電流來控制器件最大電流，但是有時隨后的復位過程中電流過大，遠遠超過形成時所設置的限制電流，此現象稱為電流過沖效應。電流過沖效應對電阻轉換過程有很大影響，尤其是對復位過程中電流的影響甚大。

Stefano Ambrogio等人的研究表明：寄生電容的充放電是導致電流過沖的主要原因。測試過程中，由于需要對器件進行保護，因此在測試設備中來設定限制電流。而由于測試設備與器件之間存在寄生電容，導致設備的響應時間通常大于器件形成過程所需要的時間，從而導致器件的實際電流遠遠大于所設定的電流，如圖3所示，從圖3中可以看出，電流過沖效應不僅會使器件的一致性變差，甚至會使器件無法完成Reset過程，從而無法完成阻變過程。

目前，在實際應用中，人們通過減小寄生電容，利用一個二級管與晶體管結構來改善電流過沖現象。H.J.Wan等人已經研究了阻變存儲器RRAM在1R結構和1T1R結構下電流過沖的物理機制。研究表明：對于1R結構，通過測試設備直接限流，在設備與RRAM間的寄生電容C將會導致電流過沖現象。對于1T1R結構，通過外接晶體管限流使電容C不能進行充放電，由于器件與晶體管通過通孔連接，使得晶體管與RRAM間產生的寄生電容C₀可以忽略不計，因此可以有效抑制電流過沖現象。但對于1T1R結構阻變存儲器來改善電流過沖現象，電路由于外接了一個晶體管，增加了電路的復雜性。

另外一種抑制電流過沖的方法是減小轉換電壓，即通過使用不同介質層厚度、不同疊層結構的阻變存儲器RRAM來控制轉換電壓，使轉換電壓減小，從而使復位電流減小，達到抑制電流過沖的目的。D.C.Gilmer等人通過研究使用高-低k介質疊層結構的阻變存儲器來改善電流過沖，但實驗結果表明其不能減小轉換電壓，還會使得轉換電壓更高，過沖電流更大。

發明內容

本文發明的目的在于針對上述現有技術的不足，在已有工藝的基礎上，提出一種用于改善電流過沖的疊層HfO₂基阻變存儲器及其制作方法，通過優化介質薄膜的組分來改變薄膜質量，控制介質中的缺陷，提高器件性能，從而改善電流過沖效應。

本發明的技術方案是這樣實現的：

1.一種用于改善電流過沖的疊層HfO₂基阻變存儲器，自下而上包括：襯底、底電極和頂電極，其特征在于:

底電極與頂電極之間依次設有HfO_x供氧層和HfO_y阻變層，用于實現導電細絲的形成與斷裂，完成高低阻態之間的轉換；

所述HfO_x供氧層，厚度為30～40nm，氧氬比為15～20％；

所述HfO_y阻變層，厚度為10～20nm，氧氬比變化范圍為40％～45％。

作為優選：襯底采用SiO₂或Si片。

作為優選：底電極采用厚度為115～120nm的金屬Pt。

作為優選：頂電極采用厚度為115～120nm的金屬Pt。

2.一種用于改善電流過沖的疊層HfO₂基阻變存儲器制作方法，包括：

1)在SiO₂襯底基片上，利用PVD設備，淀積一層厚度為115～120nm的金屬Pt作為底電極；

2)采用PVD設備，通過反應濺射的方法，在底電極上淀積一層厚度為30～40nm，氧氬比為15～20％的HfO_x供氧層；

3)采用PVD設備，通過反應濺射的方法，在HfO_x供氧層上淀積厚度為10～20nm，氧氬比分別為40％～45％的HfO_y阻變層；