[發明專利]包括相對低的電阻率的芯的互連導線

有效

• 申請號: 201710951501.1
• 申請日: 2014-09-25
• 公開（公告）號: CN107731785B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 俞輝在;T·K·因杜庫里;R·V·謝比亞姆;J·S·克拉克
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

本發明描述了一種電介質層和形成所述電介質層的方法。在電介質層中限定了開口，并且在所述開口內沉積了導線，其中，所述導線包括被護套材料包圍的芯材料，其中，所述護套材料呈現出第一電阻率ρ1，并且所述芯材料呈現出第二電阻率ρ2，并且ρ2小于ρ1。

本申請為分案申請，其原申請是于2016年2月25日(國際申請日為2014年9月25日)向中國專利局提交的專利申請，申請號為201480047060.7，發明名稱為“包括相對低的電阻率的芯的互連導線”。

技術領域

本公開內容涉及諸如互連線之類的導線，該導線包括嵌入在護套內的芯，并且具體而言，涉及包括呈現出與護套相比相對較低的電阻率的芯的導線。

背景技術

隨著集成電路特征按比例縮小并且密度增大，影響所觀察到的電阻的諸如電阻率之類的材料性質會呈現出相對更顯著的影響。例如，隨著特征尺寸的減小，互連線延遲可以超過門延遲，并且形成總器件延遲的相對大的部分。互連線延遲被理解為至少部分地由電阻-電容延遲引起。電阻-電容延遲或RC延遲被理解為隨電阻變化并隨絕緣體電容變化的信號傳播的延遲，所述電阻部分取決于金屬導線成分的電阻率，所述絕緣體電容部分取決于層間電介質的電容率。用于減少RC延遲的現有解決方案包括導線幾何形狀的優化。

此外，集成電路的可靠性受隨著特征尺寸降低和密度增大而增大的若干應力的影響。這些應力包括電應力、熱應力、機械應力以及環境應力。電遷移是降低半導體可靠性、導致互連線故障、并且隨著特征尺寸減小和功率密度增大而變得相對更顯著的現象的示例。電遷移被理解為由于導體中離子的運動而引起的材料的傳輸。電遷移會導致在互連線中形成小丘(hillock)或孔隙，并且最終導致故障。

為了減少電遷移和其它應力引起的故障，難熔金屬已經用于互連線制造中。然而，難熔金屬呈現出增大的電阻率，并且因此導致電阻增大，從而增加了電阻-電容延遲。為了進一步減少電遷移和其它應力引起的故障，已經在包含互連線的層間電介質中的開口的側壁和底壁上沉積了擴散屏障(barrier)。擴散屏障被理解為占據互連導線的橫截面面積中的一小部分(通常為20％或更少)。利用諸如氮化硅之類的絕緣體來涂覆在給定電介質層的表面處所暴露的互連線的部分。然而，這種布置會對諸如電容之類的導線性質造成負面影響。

因此，隨著特征尺寸持續減小，在一些實例中，在強調各種應力(諸如導致電遷移和熱機械故障的那些應力)的互連線延遲和電阻的互連線設計中仍有提升的空間。

附圖說明

通過結合附圖參考對本文中所述實施例的以下描述，本公開內容的上述和其它特征以及實現它們的方式可以變得更加顯而易見且更好理解，在附圖中：

圖1a示出了在層間電介質中的開口中形成的多條導線的實施例的圖1b的橫截面，其中，導線包括芯和護套；

圖1b示出了在層間電介質中的開口中形成的多條導線的實施例的頂視圖；

圖2示出了在層間電介質中的開口中形成的導線的實施例的橫截面，所述層間電介質具有應用于層間電介質與導線之間的開口中的擴散屏障；

圖3示出了在包括芯和護套的基板中沉積導線的方法的實施例；

圖4a示出了在將導線沉積在層間電介質中形成的開口中之前的層間電介質的實施例的橫截面；

圖4b示出了包括護套材料的第一層的共形涂層的層間電介質的實施例的橫截面；

圖4c示出了在對形成導線芯的材料進行沉積和回流之后的層間電介質的實施例的橫截面；

圖4d示出了在沉積護套材料的剩余部分之后的層間電介質的實施例的橫截面；

圖4e示出了在對護套材料進行平坦化從而使層間電介質的表面暴露之后的層間電介質的實施例的橫截面；

圖5示出了具有相同直徑的銅芯和鈷的導線電阻與導線長度相對比的示例；