[發明專利]固態儲存裝置的重置電路及其重置方法

在審

• 申請號: 201710948855.0
• 申請日: 2017-10-12
• 公開（公告）號: CN109656854A
• 公開（公告）日: 2019-04-19
• 發明（設計）人: 邱怡翔;謝適鴻
• 申請（專利權）人: 光寶科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;李巖

一種固態儲存裝置的重置電路，包括：一控制電路、一快閃記憶體陣列與一緩沖器。控制電路，包括一物理層電路與一第一輸出入端口。該第一輸出入端口連接至一主機的一第一重置端。該快閃記憶體陣列與該緩沖器連接至該控制電路。當該主機的該第一重置端動作一重置信號時，該第一輸出入端口的準位被變更，接著，于一延遲時間后，該物理層電路的一第二重置端的準位被變更，并重置該物理層電路。

技術領域

本發明是有關于一種固態儲存裝置，且特別是有關于一種固態儲存裝置的重置電路及其重置方法。

背景技術

眾所周知，早期計算機系統內部的總線包括加速繪圖端口(Advanced GraphicPort，簡稱AGP)總線以及周邊元件內連接(Peripheral Component Interconnect，簡稱PCI)總線。AGP總線主要是連接至繪圖顯示適配器(graphic card)，PCI總線則連接至其他周邊裝置，例如網絡卡(internet card)。

由于快速周邊元件內連接(PCI Express，簡稱PCIe)總線擁有更快的數據傳輸率，其已經取代傳統的AGP總線以及PCI總線。也就是說，現今的計算機系統內部，所有的裝置皆連接至PCIe總線。

舉例來說，在現今的計算機系統中，繪圖顯示適配器與固態儲存裝置(solidstate drive，簡稱SSD)皆連接至PCIe總線。

請參照圖1，其所繪示為現有計算機系統中固態儲存裝置的連接示意圖。固態儲存裝置100利用PCIe總線120連接至主機130。

再者，固態儲存裝置100中包括一控制電路(control circuit)110與快閃記憶體陣列(flash array)105。其中，控制電路110連接至快閃記憶體陣列105。

控制電路110中包括一PCIe物理層電路(physical layer circuit，簡稱PHYcircuit)112，且主機130中包括一PCIe物理層電路132。而PCIe總線120連接于控制電路110的PCIe物理層電路112以及主機130的PCIe物理層電路132。

因此，主機130可利用PCIe總線120發出存取指令至固態儲存裝置100的控制電路110。舉例來說，控制電路110根據寫入指令，將主機130提供的寫入數據存入快閃記憶體陣列105。或者，控制電路110根據讀取指令，將快閃記憶體陣列105中的讀取數據傳遞至主機130。

根據PCIe總線120的規格，PCIe總線120的多個控制信號中包括一重置信號(Resetsignal)。如圖1所示，主機130的PCIe物理層電路132具有一重置端RESET1#，用以動作(activate)上述重置信號。再者，主機130的PCIe物理層電路132的重置端RESET1#通過一條信號線(physical wire)直接連接于控制電路110的PCIe物理層電路112的重置端RESET2#。因此，主機130的PCIe物理層電路132可在任何時間通過重置端RESET1#動作重置信號，并直接重置控制電路110的PCIe物理層電路112。

根據PCIe總線120的規格，PCIe總線120的重置信號，具有最高的優先權需要優先處理。換句話說，一旦控制電路110的PCIe物理層電路112的重置端RESET2#接收到重置信號時，須立即重置控制電路110的PCIe物理層電路112。由于主機130的PCIe物理層電路132可在任何時間動作重置信號，因此，如果控制電路110的PCIe物理層電路112正在執行存取指令的過程且主機130動作重置信號時，控制電路110的PCIe物理層電路112會被強制進行重置，如此可能使得控制電路110正在處理的數據損毀(data corruption)，并造成固態儲存裝置100無可恢復的傷害。

發明內容