[發明專利]基于斬波調制技術的抗輻射基準電壓源

有效

• 申請號: 201710947588.5
• 申請日: 2017-10-12
• 公開（公告）號: CN107861553B
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 高靜;丁英光;徐江濤;史再峰;聶凱明
• 申請（專利權）人: 天津大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

本發明涉及模擬集成電路設計領域，為消除由于輻射引起的器件失配與運放輸入端失調電壓的影響，提高基準電壓源的精度。本發明，基于斬波調制技術的抗輻射基準電壓源，由3個PMOS管P1，P2，P3，三個電阻R1，R2，R3，一個斬波調制開關以及一個斬波運算放大器組成；P1，P2管的柵源與地相接，P1的漏端接斬波調制開關的in1端，斬波調制開關的out1端接A點，A點接斬波運算放大器的正端，電阻R2接A點和基準電壓輸出Vref之間；P2管的漏端接斬波調制開關的in2端，斬波調制開關的out2端接B點，而且B點接斬波運算放大器的負端。本發明主要應用于模擬集成電路設計場合。

技術領域

本發明涉及模擬集成電路設計領域，具體涉及一種抗輻射加固的基準電壓源。

背景技術

基準電壓源為模擬電路提供穩定的偏置電壓。在任何模擬電路中，都會存在寄生噪聲，溫度漂移和電源抑制都會對電壓基準的精度造成影響。而當基準電壓源電路工作在輻射環境中，主要會引發兩種輻射效應，總劑量效應(TID)和單粒子效應(SEE)。TID會導致MOS管閾值電壓漂移，NMOS管器件內部漏電與器件間漏電。SEE對基準電壓源電路主要會造成單粒子鎖定現象(SEL)，即當高能帶電粒子穿過CMOS電路的PN/PN結構時，電離作用會使CMOS電路中的可控硅結構被觸發導通，由此在電源與地之間形成低電阻大電流通路。

如圖1所示，對于傳統的基準電壓電路，TID的影響會造成運放輸入端的失調電壓會隨著輻射劑量波動，電流鏡P3與P4的失調，MOS管P1與P2的失調，這些失調不可避免地對電壓基準的精度產生影響。

發明內容

為克服現有技術的不足，本發明旨在提出一種基于斬波調制技術的基準電壓產生電路，消除了由于輻射引起的器件失配與運放輸入端失調電壓的影響，提高基準電壓源的精度。本發明采用的技術方案是，基于斬波調制技術的抗輻射基準電壓源，由3個PMOS管P1，P2，P3，三個電阻R1，R2，R3，一個斬波調制開關以及一個斬波運算放大器組成；P1，P2管的柵源與地相接，P1的漏端接斬波調制開關的in1端，斬波調制開關的out1端接A點，A點接斬波運算放大器的正端，電阻R2接A點和基準電壓輸出Vref之間；P2管的漏端接斬波調制開關的in2端，斬波調制開關的out2端接B點，而且B點接斬波運算放大器的負端，電阻R3接B點與基準電壓輸出Vref之間。P3管的源端接電壓源，漏端接基準電壓輸出Vref，P3管的柵端接斬波運算放大器的輸出。

斬波調制開關的工作方式為：in1，in2為斬波調制開關的兩個輸入端，out1與out2為斬波調制器的兩個輸出端，當時鐘處于相位1時，in1接out1，in2接out2；當時鐘處于相位2時，in1接out2，in2接out1。

斬波運算放大器由2個斬波調制開關，差分放大器A1，運算放大器A2和1個低通濾波器組成，它的連接方式如下：斬波運算放大器的輸入正端接斬波調制器1的in1端，輸入負端接斬波調制器的1的in2端，out1端接差分放大器A1的正輸入端，out2端接差分放大器A1的負輸入端。差分放大器A1的負向輸出端接斬波調制器2的in1端，正向輸出端接斬波調制器2的in2端，斬波調制器的out1端接運算放大器的負輸入端，out2端接運算放大器的正輸入端。運算放大器A2的輸出端接低通濾波器，低通濾波器的輸出即為斬波運算放大器的輸出。

斬波調制放大器的工作原理如下：在相位1階段，V_IN是輸入信號，V_OS1為差分放大器A1的失調電壓，V_OS2為運算放大器A2的失調電壓，令為全部的輸入失調電壓，令A＝A1A2，V_F＝A(V_IN+V_OS)，同理，在相位2階段，V_F＝A(V_IN-V_OS)；

在經過低通濾波器后V_F＝AV_IN。