[發(fā)明專利]用于歸一化神經(jīng)網(wǎng)絡(luò)設(shè)備的裝置和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710946858.0
• 申請(qǐng)日: 2017-10-12
• 公開(kāi)（公告）號(hào): CN108205705B
• 公開(kāi)（公告）日: 2022-10-11
• 發(fā)明（設(shè)計(jì)）人: 陳永栽
• 申請(qǐng)（專利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類號(hào): G06N3/063
• 分類號(hào): G06N3/063;G06N3/06
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 毋二省;許偉群

1.一種神經(jīng)網(wǎng)絡(luò)設(shè)備，包括：

輸入單元，適用于將多個(gè)輸入信號(hào)施加到多個(gè)第一線；

計(jì)算單元，包括交叉連接在所述多個(gè)第一線與多個(gè)第二線之間的多個(gè)存儲(chǔ)器元件，其中所述多個(gè)存儲(chǔ)器元件具有相應(yīng)的權(quán)重值，并且產(chǎn)生來(lái)自所述多個(gè)第一線之中的對(duì)應(yīng)第一線的輸入信號(hào)與權(quán)重的乘積信號(hào)，以將乘積信號(hào)輸出到來(lái)自所述多個(gè)第二線之中的對(duì)應(yīng)第二線；

漏失連接控制單元，包括耦接在所述多個(gè)第一線與所述多個(gè)存儲(chǔ)器元件之間的開(kāi)關(guān)，并且適用于隨機(jī)地漏失施加到來(lái)自所述多個(gè)存儲(chǔ)器元件之中的對(duì)應(yīng)存儲(chǔ)器元件的輸入信號(hào)的連接；以及

輸出單元，耦接到所述多個(gè)第二線，并且適用于：通過(guò)設(shè)置的閾值來(lái)激活或去激活來(lái)自多個(gè)第二線的信號(hào)以及還在設(shè)置的計(jì)算時(shí)段中將輸出信號(hào)作為輸入信號(hào)施加到輸入單元。

2.根據(jù)權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，計(jì)算單元包括：

多個(gè)憶阻器，交叉連接在開(kāi)關(guān)與第二線之間，以及

其中，憶阻器包括分別對(duì)應(yīng)于權(quán)重值的電阻值，并且產(chǎn)生與輸入信號(hào)和權(quán)重的乘積相對(duì)應(yīng)的電流以將電流輸出到第二線，以及電流在第二線中被組合以產(chǎn)生乘積之和SOP。

3.根據(jù)權(quán)利要求2所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，漏失連接控制單元包括：

隨機(jī)信號(hào)發(fā)生單元，適用于產(chǎn)生隨機(jī)信號(hào)；以及

開(kāi)關(guān)，分別連接在第一線與憶阻器之間，

其中，基于隨機(jī)信號(hào)，開(kāi)關(guān)之中的對(duì)應(yīng)開(kāi)關(guān)被開(kāi)關(guān)控制以漏失施加到憶阻器的輸入信號(hào)的連接。

4.根據(jù)權(quán)利要求3所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，隨機(jī)信號(hào)發(fā)生單元包括斐波納契線性反饋移位寄存器。

5.根據(jù)權(quán)利要求4所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，漏失連接控制單元漏失來(lái)自施加到存儲(chǔ)器元件的輸入信號(hào)之中的預(yù)設(shè)比率的輸入信號(hào)的連接。

6.根據(jù)權(quán)利要求3所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，輸出單元包括：

轉(zhuǎn)換單元，耦接到第二線，并且適用于將電流轉(zhuǎn)換成電壓；以及

激活單元，適用于對(duì)轉(zhuǎn)換單元的輸出信號(hào)執(zhí)行激活操作。

7.根據(jù)權(quán)利要求6所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，激活單元包括比較器。

8.一種神經(jīng)網(wǎng)絡(luò)設(shè)備，包括：

輸入單元，適用于將多個(gè)輸入信號(hào)施加到多個(gè)第一線；

計(jì)算單元，包括交叉連接在所述多個(gè)第一線與多個(gè)第二線之間的多個(gè)存儲(chǔ)器元件，其中，所述多個(gè)存儲(chǔ)器元件具有相應(yīng)的權(quán)重值，并且產(chǎn)生來(lái)自所述多個(gè)第一線之中的對(duì)應(yīng)第一線的輸入信號(hào)與權(quán)重的乘積信號(hào)，以將乘積信號(hào)輸出到來(lái)自所述多個(gè)第二線之中的對(duì)應(yīng)第二線；

漏失連接控制單元，包括連接在所述多個(gè)第一線與所述多個(gè)存儲(chǔ)器元件之間的開(kāi)關(guān)，并且適用于隨機(jī)地漏失施加到來(lái)自所述多個(gè)存儲(chǔ)器元件之中的對(duì)應(yīng)存儲(chǔ)器元件的輸入信號(hào)的連接；以及

漏失控制單元，包括連接到所述多個(gè)第二線的開(kāi)關(guān)，并且適用于隨機(jī)地漏失所述多個(gè)第二線之中的至少一個(gè)第二線的信號(hào)；以及

輸出單元，連接到所述多個(gè)第二線，并且適用于：通過(guò)設(shè)置的閾值來(lái)激活或去激活來(lái)自多個(gè)第二線的信號(hào)以及還在設(shè)置的計(jì)算時(shí)段中將輸出信號(hào)作為輸入信號(hào)施加到輸入單元。

9.根據(jù)權(quán)利要求8所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，計(jì)算單元包括：

多個(gè)憶阻器，交叉連接在所述多個(gè)第一線與所述多個(gè)第二線之間，

所述多個(gè)憶阻器中的每個(gè)憶阻器具有分別對(duì)應(yīng)于權(quán)重值的電阻值，并且產(chǎn)生與輸入信號(hào)和權(quán)重的乘積相對(duì)應(yīng)的電流以將電流輸出到第二線，以及電流在第二線中被組合以被產(chǎn)生為乘積之和SOP。

10.根據(jù)權(quán)利要求9所述的神經(jīng)網(wǎng)絡(luò)設(shè)備，其中，漏失連接控制單元包括：

第一隨機(jī)信號(hào)發(fā)生單元，適用于產(chǎn)生第一隨機(jī)信號(hào)；以及

第一開(kāi)關(guān)，分別連接在第一線與憶阻器元件之間，

其中，基于第一隨機(jī)信號(hào)，對(duì)應(yīng)的第一開(kāi)關(guān)被開(kāi)關(guān)控制，以漏失施加到憶阻器的輸入信號(hào)的連接。