[發明專利]一種數據傳輸系統及方法

在審

• 申請號: 201710943925.3
• 申請日: 2017-10-11
• 公開（公告）號: CN109656853A
• 公開（公告）日: 2019-04-19
• 發明（設計）人: 陳凱;李峰;龍欣;李志超
• 申請（專利權）人: 阿里巴巴集團控股有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42;G06F13/28
• 代理公司: 北京鼎佳達知識產權代理事務所(普通合伙) 11348
• 代理人: 李美玉

本申請公開了一種數據傳輸系統及方法，包括：數據傳輸系統具有第一現場可編程門陣列FPGA器件；第二FPGA器件；以及與所述第一、二FPGA器件通信連接的高速存儲單元，用于存儲所述第一、二FPGA器件的共享數據，使FPGA器件之間可以通過高速存儲單元進行數據傳輸，提高了傳輸時效性。

技術領域

本發明涉及數據傳輸技術領域，特別是涉及一種數據傳輸系統及方法。

背景技術

現場可編程門陣列(FPGA，Field Programmable Gate Array)，它是在可編程陣列邏輯(PAL，Programmable Array Logic)、通用陣列邏輯(GAL，generic array logic)、復雜可編程邏輯器件(CPLD，Complex Programmable Logic Device)等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC，Application Specific IntegratedCircuit)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

在一個多FPGA組成的系統中，FPGA之間的數據共享面臨著越來越嚴重的挑戰。在一個典型的多FPGA系統中，通常一個主機(host)的多個FPGA各自掛在對應的高速串行計算機擴展總線標準開關(PCIE switch，peripheral component interconnect expressswitch)上，每個FPGA都會有自己對應的雙倍速率同步動態隨機存儲器(DDR，Double DataRat)作為全局存儲器(global memory)。在這個系統中，每個FPGA只能獨立工作，如果其中一個FPGA F1想要訪問另外一個FPGA F2的全局存儲器，或者一塊數據要從FPGA F1的全局存儲器搬移到FPGA F2的全局存儲器，通常需要經過一系列比較復雜流程，如點對點傳輸(Peer-To-Peer Access)：F2先將數據從自己的全局存儲器上復制到host上；然后F1再從host上把數據讀到自己的全局存儲器中，最后F1通過LD/ST操作從自己的全局存儲器中讀取數據。

在執行FPGA間共享數據的傳輸時，發明人發現現有技術中至少存在如下問題：共享數據需要分別經歷從FPGA的DDR復制數據到host，從host再次復制數據到FPGA的DDR，使得數據傳輸的延遲特別大，使得共享數據傳輸的時效性較低。

發明內容

有鑒于此，本發明提供的一種數據傳輸系統及方法，主要目的在于提高FPGA器件間共享數據傳輸的時效性。

為了解決上述問題，本發明主要提供如下技術方案：

第一方面，本發明提供了一種數據傳輸系統，所述系統包括：

第一現場可編程門陣列FPGA器件；

第二現場可編程門陣列FPGA器件；以及

高速存儲單元，與所述第一、二FPGA器件通信連接，用于存儲所述第一、二FPGA器件的共享數據，使所述第一、二FPGA器件通過所述高速存儲單元進行數據傳輸。

第二方面，本發明還提供一種數據傳輸方法，所述方法包括：

建立高速存儲單元與第一現場可編程門陣列FPGA器件的第一傳輸通道；

建立所述高速存儲單元與第二現場可編程門陣列FPGA器件的第二傳輸通道；

通過所述高速存儲單元以及所述第一、二傳輸通道進行所述第一、二FPGA器件共享數據的傳輸。

第三方面，本發明還提供一種存儲介質，所述存儲介質包括存儲的程序，其中，在所述程序運行時控制所述存儲介質所在設備執行如上所述的數據傳輸方法。