[發明專利]基于單片FPGA的大規模圓陣實時波束形成器及波束形成計算方法

有效

• 申請號: 201710941825.7
• 申請日: 2017-10-11
• 公開（公告）號: CN108008665B
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 王軍
• 申請（專利權）人: 中國船舶重工集團公司第七一五研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042;G01S15/88
• 代理公司: 杭州九洲專利事務所有限公司 33101
• 代理人: 陳繼亮

本發明公開一種基于單片FPGA的大規模圓陣實時波束形成器及波束形成計算方法，由頻域數據整理模塊、駕駛向量計算模塊、并行乘法模塊三部分組成。充分利用圓陣的對稱性，只需要計算一半陣元的駕駛向量，駕駛向量采用流水線CORDIC算法。駕駛向量和頻域數據分別輸入一個深度為N/2和N的移位寄存器，當深度為N的移位寄存器數據進入N個頻域數據后，前后對稱位置相加與駕駛向量相乘，節省了N/2個復數乘法器資源。由于采用N/2個復數乘法器并行進行復數乘法運算，一個時鐘輸出1個頻點1個波束的數據，頻域數據輸入完畢時，同時完成第Nb個波束數據的輸出，大大提高了波束形成的的效率。

技術領域

本發明涉及高頻聲吶實時信號處理領域，主要是一種基于單片FPGA的大規模圓陣實時波束形成器及波束形成計算方法。

背景技術

波束形成技術是聲吶信號處理的一項重要內容，在主動聲吶和被動聲吶中得到廣泛應用，是衡量聲吶性能優劣的一個重要指標，波束形成算法中龐大計算量是實時聲吶系統必須克服的困難之一。

傳統波束形成是采用通用數字信號處理器(Digital Signal Processing，DSP)實現，DSP是一種具有特殊結構的微處理器，通常用來快速實現各種算法中結構復雜的部分，同時具有軟件更新速度快、通用性和靈活性強等優點。但受串行結構的限制，在實時信號處理系統中，對于數據率高、通道數量多、計算量大、但邏輯結構比較固定的算法則不能體現出其優勢。

現場可編程門陣列(FPGA，Field Programmable Gate Array)是在復雜的可編程邏輯器件(CPLD，Complex Proogrammable Logic Device)的基礎上發展起來的新型高性能可編程邏輯器件。FPGA的集成度很高，其器件密度從數萬系統門到數千萬系統門不等，可以完成極其復雜的時序與組合邏輯電路功能。除此之外，FPGA還有大量面向密集計算應用的DSP單元、塊狀RAM和高速通信的收發器單元，可以完成較為復雜的信號處理運算，FPGA尤其適合于乘法和累加(MAC)等重復性的DSP任務和實時控制，因此在復數乘法、數字濾波器設計和FFT等數字信號處理和實時控制應用中具有很大的優越性。

目前采用單片FPGA實現大規模陣列波束形成領域還處于起步階段，對不同陣型的大規模陣列的波束形成計算還沒有實際使用的方案。

發明內容

本發明的目的在于克服現有技術存在的不足，而提供一種基于單片FPGA的大規模圓陣實時波束形成器及波束形成計算方法。

本發明的目的是通過如下技術方案來完成的。這種基于單片FPGA的大規模圓陣實時波束形成器，它可以實現基帶采樣率60k，M(360)路陣元，Nb(360)個波束，Nf(2730)個頻點的基帶頻域波束形成，在計算效率較傳統的DSP波束形成器的性能有明顯的提升，并且成本只有DSP波束形成器的1/10。該基于單片FPGA的大規模圓陣實時波束形成器由頻域數據整理模塊、駕駛向量計算模塊、并行乘法模塊三部分組成，形成一個頻點、一個波束需要N個基元數據，利用圓陣的對稱性，只需要N/2個復數乘法器，省了FPGA芯片中一半的乘法器資源，N為偶數。

本發明所述的這種基于單片FPGA的大規模圓陣實時波束形成器的波束形成計算方法，該方法包括如下步驟：

(1)頻域數據整理

輸入波束形成器的數據為M*Nf的矩陣，其中M為陣元數，Nf為頻點數，將M*Nf的矩陣轉置為Nf*M的矩陣；

(2)計算駕駛向量

駕駛向量計算采用流水線結構CORDIC算法，流水線結構實現CORDIC算法，只需要一個時鐘周期就能輸出一個數據；

(2)并行乘加運算

FPGA中內嵌有大量的乘法器，多個乘法器并行計算駕駛向量與頻域數據的乘積，一個時鐘輸出一個頻點1個波束的輸出。