[發明專利]一種基于FPGA的CANNY算法閾值獲取方法及裝置

有效

• 申請號: 201710940936.6
• 申請日: 2017-09-30
• 公開（公告）號: CN107730518B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 侯太炎;徐煥東;杜仙童
• 申請（專利權）人: 惠州華陽通用電子有限公司
• 主分類號: G06T7/12
• 分類號: G06T7/12;G06T7/13;G06T7/136;G06K9/46
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 鄧聰權

1.一種基于FPGA的CANNY算法閾值獲取方法，其特征在于，包括：

計算待處理視頻幀的梯度最大值和平均值；

確定分割步長及分割總數，得到梯度區間，所述梯度區間劃分方法為：以梯度幅值平均值為梯度區間起點，以梯度幅值最大值為梯度區間終點，以所述分割步長進行劃分；

統計所有梯度區間的像素數；

比較相鄰梯度區間像素數相差幅度是否超過預設幅度，是則將相鄰梯度區間中較小者的像素數標記為疑似閾值像素數；

在疑似閾值像素數中獲得跳變最大的像素數；

根據所述跳變最大的像素數計算系統閾值，所述系統閾值等于跳變最大的像素數對應的梯度區間兩個端點值的算術平均值；

利用所述系統閾值進行邊緣檢測。

2.根據權利要求1所述的基于FPGA的CANNY算法閾值獲取方法，其特征在于，所述相鄰梯度區間像素數相差幅度=(相鄰梯度區間中梯度較大者的像素數-相鄰梯度區間中梯度較小者的像素數)/相鄰梯度區間中梯度較小者的像素數。

3.根據權利要求1所述的基于FPGA的CANNY算法閾值獲取方法，其特征在于，所述分割總數不少于5。

4.一種基于FPGA的CANNY算法閾值獲取裝置，其特征在于，包括：梯度輸入模塊、梯度處理模塊、像素處理模塊、系統閾值計算模塊；

所述梯度輸入模塊用于輸入系統計算出的視頻梯度信息；

所述梯度處理模塊，用于對輸入的視頻梯度信息進行處理，生成梯度區間；

所述像素處理模塊，用于對各梯度區間內的像素進行處理，獲得跳變最大的像素數；

所述系統閾值計算模塊，用于根據像素處理模塊得到的跳變最大的像素數確定系統閾值；

所述梯度處理模塊包括：用于計算梯度平均值計算的梯度平均值計算單元、用于獲得梯度最大值的梯度最大值計算單元、用于設置梯度區間分割步長的步長設置單元、用于生成梯度區間的梯度區間生成單元。

5.根據權利要求4所述的基于FPGA的CANNY算法閾值獲取裝置，其特征在于，所述梯度平均值計算單元由依次連接的累加器和除法器組成，所述梯度最大值計算單元由比較器組成。

6.根據權利要求4所述的基于FPGA的CANNY算法閾值獲取裝置，所述像素處理模塊包括：用于統計各梯度區間內像素總數的像素數統計單元、用于比較各像素數的像素數比較單元、用于標記疑似閾值像素數以及跳變最大的像素數的像素數標記單元。