[發明專利]阻抗電路

有效

• 申請號: 201710940655.0
• 申請日: 2017-10-11
• 公開（公告）號: CN107947757B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 溫松翰;陳冠達
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03H11/28
• 分類號: H03H11/28;H01L23/64
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 王蕊;白華勝

本發明提供了一種阻抗電路，阻抗電路包括多晶硅電阻器和控制器，多晶硅電阻器具有第一端子和第二端子，控制器提供第一控制電壓和第二控制電壓，其中該多晶硅電阻器的第一端子和第二端子之間的電阻值根據該第一控制電壓和該第二控制電壓確定，該第二控制電壓不同于該第一控制電壓。本發明提出的阻抗電路可以消除多晶硅電阻器的損耗效應，并使得多晶硅電阻器更加線性和更遵循歐姆定律。

技術領域

本發明涉及阻抗電路，特別是涉及阻抗電路以及阻抗電路中的多晶硅電阻器(poly-resistor)。

背景技術

多晶硅電阻器的特征是片電阻(sheet resistance)值。為了減少芯片尺寸，通常使用高片電阻值的多晶硅電阻器，并且高片電阻值的多晶硅電阻器可以制造在較小的面積中，它們廣泛用于各種集成電路。

然而，損耗效應(depletion effect)是以多晶硅作為柵極材料的器件的閾值電壓出現不期望的變化，在電子電路中導致不可預知的行為。造成多晶硅電阻器的嚴重的非線性。因此，需要新穎的解決方案來抑制多晶硅電阻器中不理想的損耗效應。

發明內容

本發明提供一種阻抗電路，以解決上述問題。

本發明提供了一種阻抗電路，包括：多晶硅電阻器，具有第一端子和第二端子；以及控制器，提供第一控制電壓和第二控制電壓，其中該多晶硅電阻器的第一端子和第二端子之間的電阻值根據該第一控制電壓和該第二控制電壓確定；其中該第二控制電壓不同于該第一控制電壓。

本發明提出的阻抗電路可以消除多晶硅電阻器的損耗效應，并使得多晶硅電阻器更加線性和更遵循歐姆定律。

在結合附圖閱讀本發明的實施例的以下詳細描述之后，本發明的各種目的、特征和優點將是顯而易見的。然而，這里使用的附圖僅以解釋說明為目的，而不應被視為本發明的限制。

附圖說明

在瀏覽了下文的具體實施方式和相應的附圖后，本領域技術人員將更容易理解上述本發明的目的和優點。

圖1是根據本發明的實施方式的阻抗電路100的示意圖。

圖2是根據本發明的實施方式的多晶硅電阻器210的示意圖。

圖3是根據本發明的實施方式的多晶硅電阻器310的示意圖。

圖4是根據本發明的實施方式的多晶硅電阻器410的示意圖。

圖5A是根據本發明的實施方式的阻抗電路500A的示意圖。

圖5B是根據本發明的另一實施方式的阻抗電路500B的示意圖。

圖6A是根據本發明的實施方式的差分或偽差分放大器600A的示意圖。

圖6B是根據本發明的實施方式的差分或偽差分放大器600B的示意圖。

圖6C是根據本發明的實施方式的差分或偽差分放大器600C的示意圖。

圖6D是根據本發明的實施方式的差分或偽差分放大器600D的示意圖。

圖7A是根據本發明的實施方式的差分至單端的放大器700A的示意圖。

圖7B是根據本發明的實施方式的差分至單端的放大器700B的示意圖。

圖7C是根據本發明的實施方式的差分至單端的放大器700C的示意圖。

圖7D是根據本發明的實施方式的差分至單端的放大器700D的示意圖。

圖8A是根據本發明的實施方式的反相放大器800A的示意圖。

圖8B是根據本發明的實施方式的反相放大器800B的示意圖。