[發明專利]電位轉換電路及顯示面板

有效

• 申請號: 201710940323.2
• 申請日: 2017-10-11
• 公開（公告）號: CN107633798B
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 張先明
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

1.一種電位轉換電路，其特征在于，包括：

第一電位輸入端，用于輸入第一電位；

第二電位輸入端，用于輸入第二電位，所述第一電位的極性與所述第二電位的極性相同，且所述第一電位的電壓絕對值大于所述第二電位的電壓絕對值；

第一薄膜晶體管，所述第一薄膜晶體管的輸入端與所述第一電位輸入端連接，所述第一薄膜晶體管的輸出端與轉換電位輸出端連接，所述第一薄膜晶體管的控制端與延時控制芯片的第一輸出端連接；

第二薄膜晶體管，所述第二薄膜晶體管的輸入端與所述第二電位輸入端連接，所述第二薄膜晶體管的輸出端與轉換電位輸出端連接，所述第二薄膜晶體管的控制端與延時控制芯片的第二輸出端連接；以及

所述延時控制芯片，用于控制所述轉換電位輸出端延時輸出所述第二電位之前，輸出所述第一電位，所述延時控制芯片包括延遲控制單元、比較器、第一與門單元、非門單元和第二與門單元，所述延遲控制單元用于在時鐘信號的上升沿或下降沿時，輸出第一控制信號，且在預設時間后，輸出第二控制信號，所述比較器的正向輸入端連接延遲控制單元的輸出端，所述比較器的反向輸入端連接參考信號，所述比較器的輸出端分別連接第一與門單元的第一輸入端與非門單元的輸入端，所述第一與門單元的第二輸入端連接時鐘信號，所述第一與門單元的輸出端連接第一薄膜晶體管，所述非門單元的輸出端連接第二與門單元的第一輸入端，所述第二與門單元的第二輸入端連接時鐘信號，所述第二與門單元的輸出端連接第二薄膜晶體管。

2.根據權利要求1所述的電位轉換電路，其特征在于，所述第一電位為第一高電位及所述第二電位為第二高電位；或，所述第一電位為第一低電位及所述第二電位為第二低電位。

3.如權利要求1所述的電位轉換電路，其特征在于，所述第一控制信號的極性與所述第二控制信號的極性相反。

4.如權利要求3所述的電位轉換電路，其特征在于，所述第一控制信號為低電平信號，所述第二控制信號為高電平信號。

5.一種電位轉換電路，其特征在于，包括：

第一電位輸入端，用于輸入第一電位；所述第一電位為高電平電位；

第二電位輸入端，用于輸入第二電位，所述第一電位的極性與所述第二電位的極性相同，且所述第一電位的電壓絕對值大于所述第二電位的電壓絕對值；

第三電位輸入端，用于輸入第三電位；所述第三電位為低電平電位；

第四電位輸入端，用于輸入第四電位，所述第三電位的極性與所述第四電位的極性相同，且所述第三電位的電壓絕對值大于所述第四電位的電壓絕對值；所述第一電位的極性與所述第三電位的極性相反；

第一薄膜晶體管，所述第一薄膜晶體管的輸入端與所述第一電位輸入端連接，所述第一薄膜晶體管的輸出端與轉換電位輸出端連接，所述第一薄膜晶體管的控制端與延時控制芯片的第一輸出端連接；

第二薄膜晶體管，所述第二薄膜晶體管的輸入端與所述第二電位輸入端連接，所述第二薄膜晶體管的輸出端與轉換電位輸出端連接，所述第二薄膜晶體管的控制端與延時控制芯片的第二輸出端連接；

第三薄膜晶體管，所述第三薄膜晶體管的輸入端與所述第三電位輸入端連接，所述第三薄膜晶體管的輸出端與轉換電位輸出端連接，所述第三薄膜晶體管的控制端與延時控制芯片的第三輸出端連接；

第四薄膜晶體管，所述第四薄膜晶體管的輸入端與所述第四電位輸入端連接，所述第四薄膜晶體管的輸出端與轉換電位輸出端連接，所述第四薄膜晶體管的控制端與延時控制芯片的第四輸出端連接；以及

所述延時控制芯片，用于控制所述轉換電位輸出端延時輸出所述第二電位之前，輸出所述第一電位；以及用于控制所述轉換電位輸出端延時輸出所述第四電位之前，輸出所述第三電位。