[發明專利]CMOS反相器及陣列基板

在審

• 申請號: 201710937121.2
• 申請日: 2017-10-10
• 公開（公告）號: CN107799521A
• 公開（公告）日: 2018-03-13
• 發明（設計）人: 周星宇;徐源竣;任章淳;吳元均;呂伯彥;楊伯儒;陳昌東;劉川
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L27/12
• 代理公司: 深圳市德力知識產權代理事務所44265
• 代理人: 林才桂

1.一種CMOS反相器，其特征在于，包括：電性連接的P型低溫多晶硅薄膜晶體管(10)和N型金屬氧化物薄膜晶體管(20)；

所述P型低溫多晶硅薄膜晶體管(10)和N型金屬氧化物薄膜晶體管(20)滿足以下公式：

CnWnLnμn=CPWPLPμP]]>

其中，C_n和C_P分別為N型金屬氧化物薄膜晶體管(20)的柵絕緣層電容和P型低溫多晶硅薄膜晶體管(10)的柵絕緣層電容，和分別為N型金屬氧化物薄膜晶體管(20)的溝道寬長比和P型低溫多晶硅薄膜晶體管(10)的溝道寬長比，μ_n和μ_P分別為N型金屬氧化物薄膜晶體管(20)的遷移率和P型低溫多晶硅薄膜晶體管(10)的遷移率。

2.如權利要求1所述的CMOS反相器，其特征在于，所述P型低溫多晶硅薄膜晶體管(10)的柵極和N型金屬氧化物薄膜晶體管(20)的柵極均接入輸入信號(Vin)；

所述P型低溫多晶硅薄膜晶體管(10)的源極接入電源電壓(Vdd)，N型金屬氧化物薄膜晶體管(20)的源極接地，所述P型低溫多晶硅薄膜晶體管(10)的漏極和N型金屬氧化物薄膜晶體管(20)的漏極均輸出輸出信號(Vout)。

3.如權利要求1所述的CMOS反相器，其特征在于，包括：基板(30)、形成于所述基板(30)上的第一半導體層(11)、覆蓋所述第一半導體層(11)和基板(30)的第一柵絕緣層(12)、設于所述第一柵絕緣層(12)上的第一金屬層(13)、覆蓋所述第一金屬層(13)和第一柵絕緣層(12)的第二柵絕緣層(18)、形成于所述第二柵絕緣層(18)上的第二半導體層(14)、形成于所述第二半導體層(14)和第二柵絕緣層(18)上的第二金屬層(15)。

4.如權利要求3所述的CMOS反相器，其特征在于，所述第一半導體層(11)為所述P型低溫多晶硅薄膜晶體管(10)的半導體層，所述第二半導體層(14)為所述N型金屬氧化物薄膜晶體管(20)的半導體層。

5.如權利要求4所述的CMOS反相器，其特征在于，所述第一金屬層(13)包括：間隔分布的第一柵極(131)和第二柵極(132)，所述第一柵極(131)正對所述第一半導體層(11)設置，所述第二柵極(132)正對所述第二半導體層(14)設置；

所述第一柵極(131)為P型低溫多晶硅薄膜晶體管(10)的柵極，所述第二柵極(132)為N型金屬氧化物薄膜晶體管(20)的柵極。

6.如權利要求5所述的CMOS反相器，其特征在于，所述第二柵絕緣層(18)上形成有貫穿所述第一柵絕緣層(12)和第二柵絕緣層(18)的第一過孔(141)和第二過孔(142)，所述第一過孔(141)和第二過孔(142)分別暴露出所述第一半導體層(11)的兩端；

所述第二金屬層(14)包括：間隔分布的第一源極(151)和第二源極(152)、以及位于第一源極(151)和第二源極(152)之間的第一漏極(153)和第二漏極(154)；所述第一源極(151)和第一漏極(153)分別通過所述第一過孔(141)和第二過孔(142)與所述第一半導體層(11)的兩端接觸，所述第二源極(152)和第二漏極(154)分別與所述第二半導體層(14)的兩端接觸，所述第一漏極(153)和第二漏極(154)接觸；

所述第一源極(151)和第一漏極(153)為P型低溫多晶硅薄膜晶體管(10)的源極和漏極，所述第二源極(152)和第二漏極(154)為N型金屬氧化物薄膜晶體管(20)的源極和漏極。