[發明專利]一種基于異構加速平臺的AES對稱加解密方法及系統

在審

• 申請號: 201710935906.6
• 申請日: 2017-10-10
• 公開（公告）號: CN107491317A
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 李雪雷;王麗;曹芳;段志剛
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F9/44
• 分類號: G06F9/44;G06F21/60;H04L9/28;H04L9/06
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 羅滿

1.一種基于異構加速平臺的AES對稱加解密方法，其特征在于，包括：

CPU端運行主機端可執行文件，以將待處理數據集和啟動控制信號發送至FPGA端，并獲取所述FPGA端得到的處理結果；

所述FPGA端在所述啟動控制信號的控制下，運行Kernel可執行文件，以對所述待處理數據集進行與目標算法對應的數據加密或解密處理，得到相應的處理結果；

其中，所述目標算法為AES對稱加密或解密算法；所述主機端可執行文件和所述Kernel可執行文件分別為基于主機端程序和Kernel程序生成的可執行文件；所述主機端程序和所述Kernel程序為利用OpenCL對所述目標算法進行高級語言描述后生成的程序。

2.根據權利要求1所述的基于異構加速平臺的AES對稱加解密方法，其特征在于，所述主機端可執行文件的生成過程，包括：

利用GCC編譯器對所述主機端程序進行編譯，得到所述主機端可執行文件。

3.根據權利要求1所述的基于異構加速平臺的AES對稱加解密方法，其特征在于，所述Kernel可執行文件的生成過程，包括：

利用Altera SDK for OpenCL對所述Kernel程序進行編譯，以生成相應的AOCX文件，得到所述Kernel可執行文件。

4.根據權利要求1至3任一項所述的基于異構加速平臺的AES對稱加解密方法，其特征在于，所述CPU端將待處理數據集和啟動控制信號發送至FPGA端的步驟，包括：

對原始目標數據進行分組，得到分組數據；其中，所述原始目標數據為原始的待加密數據或待解密數據；

將所述分組數據、相應的密鑰數據以及相關的輔助數據集進行合并，得到所述待處理數據集；

在所述FPGA端的開發板的DDR內存上創建目標緩存，并將所述待處理數據集傳輸至所述目標緩存；

設置所述FPGA端在實際運行的過程中所需的參數信息；

生成所述啟動控制信號，并將所述啟動控制信號發送至所述FPGA端。

5.根據權利要求4所述的基于異構加速平臺的AES對稱加解密方法，其特征在于，所述FPGA端對所述待處理數據集進行與目標算法對應的數據加密或解密處理，得到相應的處理結果的步驟，包括：

將所述待處理數據集從所述目標緩存上批量讀取至所述FPGA端的片上緩存；

對所述片上緩存中的分組數據進行與所述目標算法對應的并行以及流水化的迭代處理，得到所述處理結果，并將所述處理結果保存至所述目標緩存，以便所述CPU端從所述目標緩存上讀取所述處理結果。

6.一種基于異構加速平臺的AES對稱加解密系統，其特征在于，包括CPU端和FPGA端；其中，

所述CPU端，用于運行主機端可執行文件，以將待處理數據集和啟動控制信號發送至所述FPGA端，并獲取所述FPGA端得到的處理結果；

所述FPGA端，用于在所述啟動控制信號的控制下，運行Kernel可執行文件，以對所述待處理數據集進行與目標算法對應的數據加密或解密處理，得到相應的處理結果；

其中，所述目標算法為AES對稱加密或解密算法；所述主機端可執行文件和所述Kernel可執行文件分別為基于主機端程序和Kernel程序生成的可執行文件；所述主機端程序和所述Kernel程序為利用OpenCL對所述目標算法進行高級語言描述后生成的程序。

7.根據權利要求6所述的基于異構加速平臺的AES對稱加解密系統，其特征在于，還包括：

第一編譯模塊，用于利用GCC編譯器對所述主機端程序進行編譯，得到所述主機端可執行文件。

8.根據權利要求6所述的基于異構加速平臺的AES對稱加解密系統，其特征在于，還包括：

第二編譯模塊，用于利用Altera SDK for OpenCL對所述Kernel程序進行編譯，以生成相應的AOCX文件，得到所述Kernel可執行文件。