[發明專利]可翻轉的半導體芯片

在審

• 申請號: 201710931465.2
• 申請日: 2017-10-09
• 公開（公告）號: CN108010896A
• 公開（公告）日: 2018-05-08
• 發明（設計）人: 楊順迪;波姆皮奧·V·烏馬里;林根偉;哈里·馬蒂納斯·馬里亞·霍爾斯蒂克;斯文·瓦爾茲克;梁志豪;蒂埃里·簡斯
• 申請（專利權）人: 安世有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/49
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 顧麗波;李榮勝

本申請公開了一種半導體芯片和一種半導體器件，半導體芯片具有形成在多于兩個內部層上的內部電路，以及布置在芯片頂表面上的芯片接合焊盤。接合焊盤連接到內部電路，以向內部電路提供輸入和輸出信號。一條或多條連接線電連接一對或多對芯片接合焊盤，從而限定接合焊盤布局。芯片接合焊盤被布置并且與連接線連接，使得接合焊盤布局是可翻轉的，這允許芯片以不同的封裝類型(例如，TSSOP或DFN)使用，又維持標準的引腳布置而不需要長的或交叉的接合導線。

技術領域

本發明涉及半導體芯片，更具體地，涉及具有特定芯片焊盤布局的半導體芯片。

背景技術

半導體芯片由晶片切割而成并且附接至引線框架或襯底上，然后用塑料材料包封以防止芯片被物理地損壞。芯片通常在其“有效表面”上包括多個電極或芯片接合焊盤。這些電極連接至引線框架或襯底上的相應的連接點(例如，引線指)，以便將芯片電極連接至封裝件引腳，這些封裝件引腳是便于將芯片內部電路連接到外部電路的外部連接點。

可以以各種封裝類型提供所封裝的芯片，例如適應不同用戶要求的薄收縮小外形封裝(TSSOP)或雙平面無引線(DFN)。圖1A示出了5引腳的TSSOP 10，其包括封裝主體12和從封裝主體12向外延伸的引線或引腳14。圖1B是TSSOP 10的截面圖，其中半導體芯片16附接至引線框架的標志區并且用接合導線18電連接至內部引線14。圖2A示出了具有封裝主體22和外部連接點24的DFN封裝件20，外部連接點24通常與封裝主體22齊平。圖2B是DFN封裝件20的截面圖，其中半導體芯片16附接至引線框架的標志區并且用接合導線26電連接至引線。

由于封裝件中的芯片的各種封裝類型和放置(例如在引線框架的上部或底部)，不同的芯片布局對于滿足標準化引腳分配的要求是必要的。例如，圖3A是TSSOP的底部截面圖，其示出了從芯片接合焊盤延伸至內部引線14的接合導線18。在該情況下，導線18跨越最小的距離，并且不與任何其它導線18交叉。圖3B是DFN封裝件20的頂部截面圖。然而，對于該封裝類型，導線26必須跨越更長的距離，例如跨過芯片16的寬度，就像到達引腳2和引腳3的導線一樣。此外，導線26中的一些也彼此交叉，例如到達引腳1和引腳6的導線和到達引腳3和引腳4的導線。具有更長的導線和交叉的導線可能會導致組裝風險、產量降低并且會降低組裝處理速度。然而，提供具有不同焊盤布局的同一芯片的不同版本以適應不同封裝類型也是昂貴的。

因此，期望具有這樣的半導體芯片，其芯片焊盤被布置成使得芯片可以適應不同的封裝需求，又保持相同的引腳分配而不增加組裝風險。

發明內容

在一個實施例中，本發明提供了一種半導體芯片，其具有形成在兩層以上內部層上的內部電路以及布置在芯片的頂表面上的芯片接合焊盤。接合焊盤連接至內部電路以將輸入和輸出信號提供至內部電路。一條或多條連接線電連接一對或多對芯片接合焊盤，從而限定接合焊盤布局。芯片接合焊盤被布置并且與連接線連接使得接合焊盤布局是可翻轉的(reversible)，這允許芯片以不同的封裝類型(例如，TSSOP或DFN)使用，又保持標準的引腳布置，而不需要長的或交叉的接合導線。

在另外的實施例中，本發明提供了一種半導體器件，其包括襯底、半導體芯片、接合導線和包封材料。襯底包括標志區和多條引線。半導體芯片附接至標志區。芯片包括：內部電路；多個接合焊盤，其被設置在芯片的頂表面上并且電連接至內部電路以向內部電路提供輸入和輸出信號；以及一條或多條連接線，其電連接一對或多對芯片接合焊盤。接合焊盤和連接線的布置限定了接合焊盤布局。接合導線將預定的一些芯片接合焊盤與預定的一些引線電連接。包封材料覆蓋芯片和接合導線，但是每條引線的至少一部分被暴露。芯片接合焊盤被布置并且與連接線連接使得接合焊盤布局是可翻轉的。即，芯片可以附接至引線框架或襯底的頂側或底側，并且仍然允許芯片接合焊盤連接至引線使得保持標準的引腳布置，并且不需要長的交叉的接合導線。

附圖說明