[發明專利]一種音頻解碼后的DAC驅動電路及其驅動方法

有效

• 申請號: 201710929252.6
• 申請日: 2017-10-09
• 公開（公告）號: CN107769787B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 孫建輝;劉子函;周勇;黃發忠;張紫晗;楊志政;董堯堯;王曉菲
• 申請（專利權）人: 山東師范大學
• 主分類號: H03M1/66
• 分類號: H03M1/66;G10L19/00
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 董雪

1.一種音頻解碼后的DAC驅動電路，其特征在于：包括數字部分和模擬部分；所述數字部分包括采樣濾波電路、噪聲整形電路及隨機性發生器，所述采樣濾波電路、噪聲整形電路及隨機發生器依次連接，所述模擬部分包括時鐘發生器和差動立體聲輸出驅動器，所述差動立體聲輸出驅動器包括兩路相同的單通道，每一路單通道均利用推-拉電流機制進行電壓的輸出；所述單通道的每一路通路均可傳送適應值的電流，且能夠結合其自身的片上電阻，產生相應的分辨率和差分電壓；

每一路所述單通道均為7 bit–DAC，且利用推-拉電流機制進行電壓的輸出；

所述電路的音頻采樣Fs頻率為48KHz；時鐘頻率為6*128*Fs=36.864MHz；輸入接口：并行16bit數據總線；

所述兩路相同的單通道分別為左通道和右通道，所述左通道和右通道共同驅動輸出一個差分電壓，該差分電壓的輸出值在參考電壓值處上下浮動；

通過采樣濾波電路改變噪聲的分布，減少噪聲在有用信號的帶寬內；通過噪聲整形電路對噪聲的頻譜分布形狀進行控制；隨機性發生器用來為差動立體聲輸出驅動器中的開關產生隨機數，以控制其閉合；

每一路所述單通道均設有片上電阻，所述片上電阻均與參考電壓連接，所述片上電阻所在單通道中的位置可以對稱的吸收或者供給電流，以當參考電壓值發生變化時，可以適應外部放大器電路的接入；

所述單通道基于推-拉機制輸出：采用兩個參數相同的上拉網絡與下拉網絡相互連接，電路工作時，兩個對稱的網絡每次只有一個工作，交替開啟，從而產生輸出。

2.根據權利要求1所述的一種音頻解碼后的DAC驅動電路，其特征在于：所述片上電阻的阻值為570歐姆，所述分辨率為57mv，所述差分電壓為800 mV。

3.根據權利要求1所述的一種音頻解碼后的DAC驅動電路，其特征在于：所述單通道的每一路分支通路可傳送的適應值的電流為100 uA。

4.一種音頻解碼后的DAC驅動方法，應用于如權利要求1-3中任一項所述的一種音頻解碼后的DAC驅動電路，其特征在于：包括以下步驟：

1）數字部分對解碼后的音頻信號進行采樣、濾波集去噪處理，同時隨機發生器產生隨機數控制開關的閉合；

2）模擬部分的時鐘發生器提供初始化的時鐘信號，同時，差動立體聲輸出驅動器的每一路單通道均以電流的形式傳送信號，并結合其自身的片上電阻，產生相應的分辨率及差分輸出電壓。