[發明專利]垂直堆疊的環柵納米線晶體管及其制備方法

有效

• 申請號: 201710927728.2
• 申請日: 2017-09-30
• 公開（公告）號: CN107845684B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 朱正勇;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 韓建偉;謝湘寧

本發明提供了一種垂直堆疊的環柵納米線晶體管及其制備方法。該方法中先使第一犧牲層與溝道層沿遠離襯底的方向交替層疊設置，最外層的第一犧牲層上形成掩膜層，然后使第一犧牲層的裸露表面發生自限制氧化反應形成犧牲氧化層，去除犧牲氧化層，并根據所需柵長重復上述形成犧牲氧化層以及刻蝕犧牲氧化層的步驟，從而通過上述至少一次的自限制氧化反應和對犧牲氧化層的刻蝕的工藝步驟使各第一犧牲層兩側的凹口能夠具有基本相同的長度，然后通過在上述凹口中形成柵氧層和柵極，使最終形成的垂直堆疊的環柵納米線晶體管能夠具有相同的柵長，有效地避免了柵長差異對器件性能參數的影響，提高了垂直堆疊的環柵納米線晶體管的應用競爭力。

技術領域

本發明涉及半導體技術領域，具體而言，涉及一種垂直堆疊的環柵納米線晶體管及其制備方法。

背景技術

現有技術中的環柵納米線晶體管(GAA-NWFET)由于其具有的優異的柵控能力和工藝兼容性，使其在CMOS電路中具有廣闊的應用前景。

為了在相同面積襯底上獲得盡可能高的驅動電流，通常需要在垂直襯底方向上堆疊多個GAA-NWFET，然而，在上述垂直堆疊多個GAA-NWFET的實施工藝中，由于需要采用各向同性刻蝕工藝來定義晶體管的柵長，使各GAA-NWFET的柵長不能得到精確控制，導致垂直堆疊的環柵納米線晶體管的柵長存在差異，進而嚴重限制了垂直堆疊的環柵納米線晶體管的實際應用。

發明內容

本發明的主要目的在于提供一種垂直堆疊的環柵納米線晶體管及其制備方法，以解決現有技術中垂直堆疊的環柵納米線晶體管由于柵長差異而導致性能降低的問題。

為了實現上述目的，根據本發明的一個方面，提供了一種垂直堆疊的環柵納米線晶體管的制備方法，包括以下步驟：S1，提供表面設置有溝道層、第一犧牲層和掩膜層的襯底，第一犧牲層與溝道層沿遠離襯底的方向依次交替層疊設置，掩膜層設置在最外側的第一犧牲層上；S2，從各第一犧牲層的裸露表面開始向內進行刻蝕，使第一犧牲層的具有裸露表面的兩端相對于溝道層向內凹入形成凹口，并在凹口中填充介電材料；S3，使凹口中填充的介電材料形成第二犧牲層，且溝道層與第二犧牲層沿垂直于襯底表面的方向交替層疊設置；S4，刻蝕部分溝道層和部分第二犧牲層，形成與襯底連通的多個相互隔離的第一溝槽，剩余的溝道層形成納米線陣列，并去除剩余的第二犧牲層，第二犧牲層被去除形成的孔洞和各第一溝槽形成環繞納米線陣列的第二溝槽；S5，在第二溝槽的表面以及第二溝槽中納米線陣列的表面設置柵氧層，柵氧層構成的容納空間中填充有柵極材料，形成環繞納米線陣列的柵堆疊結構；以及S6，形成分別與納米線陣列的兩端連接的源極和漏極。

進一步地，步驟S1包括以下過程：S11，在襯底表面依次交替形成第一犧牲預備層和溝道預備層；S12，在與襯底距離最大的第一犧牲預備層表面形成掩膜預備層；S13，采用圖形轉移工藝去除掩膜預備層的部分、各第一犧牲預備層的部分和各溝道預備層的部分，得到掩膜層、溝道層和第一犧牲層。

進一步地，步驟S2包括以下步驟：S21，使第一犧牲層的裸露表面發生自限制氧化反應形成犧牲氧化層，并刻蝕去除犧牲氧化層以形成凹口；S22，在襯底上沉積介電材料以形成第二犧牲預備層，部分介電材料填充于凹口中。

進一步地，在步驟S2中，在室溫下使第一犧牲層設置于含氧溶劑中，以使第一犧牲層的裸露表面發生自限制氧化反應形成犧牲氧化層。

進一步地，在步驟S2中，采用濕法刻蝕工藝去除犧牲氧化層，優選采用氫氟酸溶液對犧牲氧化層進行濕法刻蝕。

進一步地，步驟S3包括以下步驟：S31，向下刻蝕去除掩膜層、第一犧牲層以及部分溝道層，以形成與襯底連通的第三溝槽；S32，在第三溝槽中填充第一介電層；S33，第二犧牲預備層具有未被第一介電層覆蓋的第一裸露表面，去除與第一裸露表面對應的部分第二犧牲預備層，以得到填充于凹口中的第二犧牲層。