[發(fā)明專利]垂直堆疊的環(huán)柵納米線晶體管及其制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710927695.1
• 申請(qǐng)日: 2017-09-30
• 公開(kāi)（公告）號(hào): CN107749421B
• 公開(kāi)（公告）日: 2020-11-10
• 發(fā)明（設(shè)計(jì)）人: 朱正勇;朱慧瓏
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L29/775
• 分類號(hào): H01L29/775;H01L21/335
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 韓建偉;謝湘寧

本發(fā)明提供了一種垂直堆疊的環(huán)柵納米線晶體管及其制備方法。該方法中先提供表面設(shè)置有溝道層和犧牲層的襯底，犧牲層與溝道層沿遠(yuǎn)離襯底的方向交替層疊設(shè)置，最外層的犧牲層上形成掩膜層，然后從各犧牲層的裸露表面開(kāi)始向內(nèi)進(jìn)行刻蝕，使?fàn)奚鼘拥木哂新懵侗砻娴膬啥讼鄬?duì)于溝道層向內(nèi)凹入形成凹口，并在凹口中填充介電材料，從而能夠使各犧牲層能夠具有基本相同的長(zhǎng)度，進(jìn)而通過(guò)去除上述犧牲層以形成第二溝槽，并在第二溝槽中形成柵氧層和柵極，使最終形成的垂直堆疊的環(huán)柵納米線晶體管能夠具有相同的柵長(zhǎng)，有效地避免了柵長(zhǎng)差異對(duì)器件性能參數(shù)的影響，提高了垂直堆疊的環(huán)柵納米線晶體管的應(yīng)用競(jìng)爭(zhēng)力。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種垂直堆疊的環(huán)柵納米線晶體管及其制備方法。

背景技術(shù)

現(xiàn)有技術(shù)中的環(huán)柵納米線晶體管(GAA-NWFET)由于其具有的優(yōu)異的柵控能力和工藝兼容性，使其在CMOS電路中具有廣闊的應(yīng)用前景。

為了在相同面積襯底上獲得盡可能高的驅(qū)動(dòng)電流，通常需要在垂直襯底方向上堆疊多個(gè)GAA-NWFET，然而，在上述垂直堆疊多個(gè)GAA-NWFET的實(shí)施工藝中，由于需要采用各向同性刻蝕工藝來(lái)定義晶體管的柵長(zhǎng)，使各GAA-NWFET的柵長(zhǎng)不能得到精確控制，導(dǎo)致垂直堆疊的環(huán)柵納米線晶體管的柵長(zhǎng)存在差異，進(jìn)而嚴(yán)重限制了垂直堆疊的環(huán)柵納米線晶體管的實(shí)際應(yīng)用。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種垂直堆疊的環(huán)柵納米線晶體管及其制備方法，以解決現(xiàn)有技術(shù)中垂直堆疊的環(huán)柵納米線晶體管由于柵長(zhǎng)差異而阻礙器件應(yīng)用的問(wèn)題。

為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一個(gè)方面，提供了一種垂直堆疊的環(huán)柵納米線晶體管的制備方法，包括以下步驟：S1，提供表面設(shè)置有溝道層、犧牲層和掩膜層的襯底，犧牲層與溝道層沿遠(yuǎn)離襯底的方向依次交替層疊設(shè)置，掩膜層設(shè)置在最外側(cè)的犧牲層上；S2，從各犧牲層的裸露表面開(kāi)始向內(nèi)進(jìn)行刻蝕，使?fàn)奚鼘拥木哂新懵侗砻娴膬啥讼鄬?duì)于溝道層向內(nèi)凹入形成凹口，并在凹口中填充介電材料；S3，刻蝕溝道層和犧牲層，形成與襯底連通的多個(gè)相互隔離的第一溝槽，剩余的溝道層形成納米線陣列，并去除剩余的犧牲層，犧牲層被去除形成的孔洞和各第一溝槽形成環(huán)繞納米線陣列的第二溝槽；S4，在第二溝槽的表面以及第二溝槽中納米線陣列的表面設(shè)置柵氧層，并在柵氧層構(gòu)成的容納空間中填充柵極材料，形成環(huán)繞納米線陣列的柵堆疊結(jié)構(gòu)，凹口中填充的介電材料形成柵堆疊結(jié)構(gòu)的第一側(cè)墻；S5，形成分別與納米線陣列的兩端連接的源極和漏極。

進(jìn)一步地，步驟S1包括以下過(guò)程：S11，在襯底表面依次交替形成犧牲預(yù)備層和溝道預(yù)備層；S12，在與襯底距離最大的犧牲預(yù)備層表面形成掩膜預(yù)備層；S13，采用圖形轉(zhuǎn)移工藝去除各掩膜預(yù)備層的部分、各犧牲預(yù)備層的部分和各溝道預(yù)備層的部分，得到掩膜層、溝道層和犧牲層。

進(jìn)一步地，步驟S2包括以下步驟：S21，使?fàn)奚鼘拥穆懵侗砻姘l(fā)生自限制氧化反應(yīng)形成犧牲氧化層，并刻蝕去除犧牲氧化層以形成凹口；S22，在襯底上沉積介電材料以形成第一介電層，部分介電材料形成于凹口中。

進(jìn)一步地，在步驟S2中，在室溫下使?fàn)奚鼘釉O(shè)置于含氧溶劑中，以使?fàn)奚鼘拥穆懵侗砻姘l(fā)生自限制氧化反應(yīng)形成犧牲氧化層。

進(jìn)一步地，在步驟S2中，采用濕法刻蝕工藝去除犧牲氧化層，優(yōu)選采用含氫氟酸溶液對(duì)犧牲氧化層進(jìn)行濕法刻蝕。

進(jìn)一步地，步驟S3包括以下步驟：S31，采用圖形轉(zhuǎn)移工藝去除掩膜層的部分、溝道層的部分和犧牲層的部分，以形成納米線陣列和第一溝槽；以及S32，去除剩余的犧牲層，以使各第一溝槽相互連通形成第二溝槽。

進(jìn)一步地，步驟S5包括以下步驟：S51，去除部分第一介電層，以使納米線陣列的兩端裸露，優(yōu)選其中，采用各向異性刻蝕去除部分第一介電層；S52，在兩端的裸露表面進(jìn)行外延生長(zhǎng)并摻雜，以形成分別與各納米線陣列連接的源極和漏極；S53，在襯底上沉積第二介電層，并使掩膜層的上表面與第二介電層齊平。