[發明專利]一種具有柔性薄膜PIN光電二極管陣列的檢測器

有效

• 申請號: 201710927083.2
• 申請日: 2017-09-30
• 公開（公告）號: CN107733524B
• 公開（公告）日: 2023-10-03
• 發明（設計）人: 秦國軒;黨孟嬌;王亞楠;趙政;張一波
• 申請（專利權）人: 天津大學
• 主分類號: H04B10/079
• 分類號: H04B10/079
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 杜文茹

1.一種具有柔性薄膜PIN光電二極管陣列的檢測器，包括行選擇邏輯單元(101)，以及通過數據總線(106)依次串聯連接的模擬信號處理單元陣列(103)、AD轉換單元陣列(104)和處理主機(105)，其特征在于，還設置有柔性PIN光電二極管采集陣列(102)，所述柔性PIN光電二極管采集陣列(102)的輸入端通過數據總線(106)連接所述選擇邏輯單元(101)的輸出端，所述柔性PIN光電二極管采集陣列(102)的輸出端通過數據總線(106)連接所述模擬信號處理單元陣列(103)的輸入端，所述處理主機(105)的控制輸出端通過控制總線(107)連接所述行選擇邏輯單元(101)的控制輸入端。

2.根據權利要求1所述的一種具有柔性薄膜PIN光電二極管陣列的檢測器，其特征在于，當所述的處理主機(105)為遠端設備時，所述的處理主機(105)分別與所述的AD轉換單元陣列(104)和行選擇邏輯單元(101)之間是通過中繼設備(108)進行通信。

3.根據權利要求1所述的一種具有柔性薄膜PIN光電二極管陣列的檢測器，其特征在于，所述的柔性PIN光電二極管采集陣列(102)包括有并排設置的5～15個結構相同的柔性PIN光電二極管采集單元(1021)，所述并排設置的5～15個柔性PIN光電二極管采集單元(1021)的輸入端分別連接所述行選擇邏輯單元(101)，所述模擬信號處理單元陣列(103)包括有并排設置的與所述5～15個柔性PIN光電二極管采集單元(1021)的輸出端一一對應連接的5～15個模擬信號處理單元，所述AD轉換單元陣列(104)包括有并排設置的與所述5～15個模擬信號處理單元的輸出端一一對應連接的5～15個AD轉換電路。

4.根據權利要求3所述的一種具有柔性薄膜PIN光電二極管陣列的檢測器，其特征在于，每一個所述的柔性PIN光電二極管采集單元(1021)，均包括有第一柔性薄膜光電二極管(D1)、第二柔性薄膜光電二極管(D2)和柔性薄膜晶體管(T)，所述第一柔性薄膜光電二極管(D1)和第二柔性薄膜光電二極管(D2)的正極接地，負極連接柔性薄膜晶體管(T)的漏極，所述柔性薄膜晶體管(T)的柵極連接行選擇邏輯單元(101)，源極連接模擬信號處理單元陣列(103)中對應的放大電路的輸入端。

5.根據權利要求3或4所述的一種具有柔性薄膜PIN光電二極管陣列的檢測器，其特征在于，每一個所述的柔性PIN光電二極管采集單元(1021)具體結構包括：有PET塑料襯底(13)和設置在所述PET塑料襯底(13)上端面上的SU8材料層(14)，所述的SU8材料層(14)上分別設置有柔性薄膜晶體管(T)的結構以及第一柔性薄膜光電二極管(D1)和第二柔性薄膜光電二極管(D2)的結構，所述柔性薄膜晶體管(T)通過互聯金屬(12)分別連接第一柔性薄膜光電二極管(D1)和第二柔性薄膜光電二極管(D2)，以及連接所述行選擇邏輯單元(101)和放大電路。

6.根據權利要求5所述的一種具有柔性薄膜PIN光電二極管陣列的檢測器，其特征在于，所述的柔性薄膜晶體管(T)的結構包括有并排設置在所述SU8材料層(14)上端面上的第一單晶硅薄膜N型摻雜區(8)、第一單晶硅薄膜未摻雜區(9)和第二單晶硅薄膜N型摻雜區(10)，所述第一單晶硅薄膜N型摻雜區(8)上設置有源電極(18)，所述第一單晶硅薄膜未摻雜區(9)上通過柵氧層(20)設置有柵電極(19)，所述第二單晶硅薄膜N型摻雜區(10)上設置有漏電極(21)，其中，所述源電極(18)通過互聯金屬(12)連接信號輸出端口(7)，所述信號輸出端口(7)連接模擬信號處理單元陣列(103)中對應的放大電路的輸入端，所述柵電極(19)連接開關控制端口(11)，所述開關控制端口(11)連接行選擇邏輯單元(101)的輸出端，所述漏電極(21)通過互聯金屬(12)連接第一柔性薄膜光電二極管(D1)和第二柔性薄膜光電二極管(D2)負極。

7.根據權利要求5所述的一種具有柔性薄膜PIN光電二極管陣列的檢測器，其特征在于，所述的第一柔性薄膜光電二極管(D1)和第二柔性薄膜光電二極管(D2)的結構包括有并排設置在所述SU8材料層(14)上端面上的第三單晶硅薄膜N型摻雜區(1)、第二單晶硅薄膜未摻雜區(2)、單晶硅薄膜P型摻雜區(3)、第三單晶硅薄膜未摻雜區(4)和第四單晶硅薄膜N型摻雜區(5)，所述第三單晶硅薄膜N型摻雜區(1)上設置有第一N區電極(15)，所述單晶硅薄膜P型摻雜區(3)上設置有P區電極(16)，所述第四單晶硅薄膜N型摻雜區(5)上設置有第二N區電極(17)，所述P區電極(16)構成正極通過互聯金屬(12)和接地端(6)接地，所述第一N區電極(15)和第二N區電極(17)構成負極通過互聯金屬(12)連接柔性薄膜晶體管(T1)的漏電極(21)。