[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710927079.6
• 申請日: 2017-09-30
• 公開（公告）號: CN109599336B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 王青鵬
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

一種半導體結構及其形成方法，所述形成方法包括：提供襯底，所述襯底上具有鰭部材料層，所述襯底包括有源區和與所述有源區相鄰的空白區；刻蝕所述鰭部材料層，形成位于所述有源區上的鰭部和位于所述空白區上的偽鰭部；相鄰的所述鰭部和所述偽鰭部之間間距大于相鄰所述鰭部之間間距。通過使相鄰的所述鰭部和所述偽鰭部之間間距大于相鄰所述鰭部之間間距，從而達到擴大工藝窗口、降低工藝難度、提高制造良率的目的；并且提高后續形成隔離層之后所述鰭部寬度的均勻性。

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體結構及其形成方法。

背景技術

為了進一步縮小MOS器件的尺寸，現有技術發展了多面柵場效應晶體管結構，以提高MOS器件柵極的控制能力，抑制短溝道效應。其中鰭式場效應晶體管就是一種常見的多面柵結構晶體管。

鰭式場效應晶體管為立體結構，包括襯底，所述襯底上形成有一個或多個凸出的鰭，鰭之間設置有絕緣隔離部件；柵極橫跨于鰭上且覆蓋所述鰭的頂部和側壁。由于這種立體結構與傳統平面結構的晶體管具有較大區別，部分工藝如果操作不當可能對形成器件的電學性能造成很大影響。

鰭式場效應晶體管的源區、漏區和溝道均位于鰭部內，鰭部的形成質量以及對半導體結構的性能具有重要的影響。當襯底上僅有部分區域形成有鰭部時，為了改善刻蝕過程中的負載效應(Loading Effect)，提高所形成鰭部的均勻性，現有技術往往采用后切割鰭部(Fin cut last)工藝形成鰭部。

但是引入后切割鰭部工藝之后，形成半導體結構的工藝窗口較小，工藝難度較高，從而影響了所形成半導體結構的性能和良率。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，以擴大工藝窗口，降低工藝難度。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

提供襯底，所述襯底上具有鰭部材料層，所述襯底包括有源區和與所述有源區相鄰的空白區；刻蝕所述鰭部材料層，形成位于所述有源區上的鰭部和位于所述空白區上的偽鰭部；相鄰的所述鰭部和所述偽鰭部之間間距大于相鄰所述鰭部之間間距。

可選的，形成所述鰭部和所述偽鰭部的步驟包括：形成位于所述有源區上的多個鰭部圖形和位于所述空白區上的多個偽鰭圖形，相鄰的所述鰭部圖形和所述偽鰭圖形之間間距大于相鄰所述鰭部圖形之間間距；以所述多個鰭部圖形和所述多個偽鰭圖形為掩膜，刻蝕所述鰭部材料層，以形成所述鰭部和所述偽鰭部。

可選的，通過雙重圖形化的方式形成所述鰭部圖形和所述偽鰭圖形。

可選的，形成所述鰭部圖形和所述偽鰭圖形的步驟包括：在所述鰭部材料層上形成多個核心圖形，所述多個核心圖形位于所述有源區和所述空白區上；當所述有源區和所述空白區交界位置與一個所述核心圖形位置對應時，位于所述有源區和所述空白區交界位置上核心圖形的線寬大于所述有源區上核心圖形的線寬；當所述有源區和所述空白區交界位置與一個相鄰所述核心圖形之間間隔的位置對應時，位于所述有源區和所述空白區交界位置上相鄰核心圖形之間間隔的寬度大于有源區上相鄰核心圖形之間間隔的寬度；形成位于所述有源區上核心圖形側壁的所述鰭部圖形和位于所述空白區上核心圖形側壁的所述偽鰭圖形；去除所述核心圖形。

可選的，形成所述多個核心圖形的步驟包括：在所述鰭部材料層上形成核心材料層和位于所述核心材料層上的多個光刻圖形；以所述多個光刻圖形為掩膜，對所述核心材料層進行圖形化，以形成所述核心圖形。

可選的，相鄰的所述鰭部和所述偽鰭部之間間距與相鄰所述鰭部之間間距的比值在1到2范圍內。

可選的，相鄰的所述鰭部和所述偽鰭部之間間距在25nm到50nm范圍內。

可選的，相鄰所述鰭部之間間距在25nm到30nm范圍內。