[發明專利]一種SOC芯片動態電壓頻率調整實現方法

在審

• 申請號: 201710924020.1
• 申請日: 2017-09-30
• 公開（公告）號: CN107797644A
• 公開（公告）日: 2018-03-13
• 發明（設計）人: 秦華標;曹欽平
• 申請（專利權）人: 華南理工大學
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F1/26
• 代理公司: 廣州粵高專利商標代理有限公司44102
• 代理人: 何淑珍

技術領域

本發明涉及芯片電源管理控制技術領域，具體涉及一種SOC芯片動態電壓頻率調整實現方法，廣泛適用于各種SOC系統芯片。

背景技術

現有技術中SOC芯片功耗的評估和計算如下所述。

嵌入式消費電子產品的發展趨勢是：媒體處理與無線通信、3D游戲逐漸融合，其強大的功能帶來了SOC芯片處理能力的增加，也帶來了功耗的大幅增加，如何降低芯片功耗成為SOC發明需要解決的重要問題。

功耗技術分析如表1：

表1

從表1給出功耗分析可見，隨著芯片工藝特征尺寸的減少，單位面積上的動態功耗和靜態功耗都在不斷增加。

SOC芯片功耗計算公式如下：

公式中：

是動態功耗部分。其中α為當前頻率下的翻轉率，這個值與IC工藝制程有關；C_eff為節點負載電容；V_dd為工作電壓；f_clock為工作頻率。

I_leakV_dd是靜態功耗部分，其中I_leak為CMOS電路的漏電流，這個值也與IC工藝制程密切相關。

現有降低SOC芯片功耗的常用方法如下

1.降低α

降低α有兩種方法：一是通過工具優化邏輯結構來降低α；二是通過編碼方式來實現低的α，例如采用翻轉碼。假設每一次翻轉都是有效和最優的，則αf_clock可視為一常數，但真實情況并非如此。

2.f_clock控制

對于f_clock，可以通過降頻的方法來降低功耗，也可以在IC部分模塊不用時，直接關閉該模塊的時鐘信號。關閉時鐘信號的方式有三種：

1)由軟件配置寄存器，在時鐘產生端關閉時鐘信號。

2)由硬件自行判斷，在該模塊處于空閑狀態時自動關閉時鐘信號，當該模塊激活前使能時鐘信號。

3)利用綜合工具自動根據電路邏輯特點為寄存器的時鐘端加入使能控制。

3.降低C_eff

C_eff因IC工藝制程的不同而存在較大的差別，選擇合適的IC工藝制程可以有效降低C_eff。

4.降低V_dd

V_dd也受IC工藝制程的影響，先進的制程可以有效降低V_dd。

發明內容

本發明的目的在于提供一種SOC芯片動態電壓頻率調整實現方法，克服現有技術存在的上述不足，具體技術方案如下。

一種SOC芯片動態電壓頻率調整實現方法，其由軟件層和硬件層兩部分實現，軟件層部分包含CPU頻率調整策略、電壓調整驅動、時鐘頻率調整驅動三部分；硬件層部分由電源管理芯片和CPU鎖相環兩部分組成。

進一步地，軟件層部分按照用戶的設置和嵌入式系統的電源管理策略模式，得到目標工作頻率，同時結合動態控制，最終實現對電壓和工作頻率的調整。

進一步地，硬件層部分的工作時鐘頻率由SOC片內的CPU鎖相環組成，由軟件層部分進行時鐘頻率的動態調整；電源管理芯片部分由SOC片外的DC-DC電壓轉換芯片組成，由軟件層部分通過I2C總線進行電壓的動態調整。

進一步地，軟件層部分包括非硬件相關層和硬件相關層，其中非硬件相關層通過算法計算得到目標工作頻率，并傳遞給硬件相關層；硬件相關層負責驅動時鐘和電源管理芯片部分，實現對工作頻率和供電電壓的調整。

進一步地，電源管理策略模式包括高性能模式、低功耗模式、應用程序模式、按需模式、保守模式和交互模式；其中高性能模式和低功耗模式屬于靜態功耗控制模式，CPU工作頻率不會隨著系統負載動態調整，其余模式屬于動態功耗控制模式。

進一步地，所述動態功耗模式具體是：在固定的時間間隔，檢測CPU的空閑時間，如果小于設定值(缺省值20％)，則提高CPU工作頻率，CPU的工作頻率的上限不高于該模式下預先設定的最高工作頻率；如果CPU空閑時間大于30％，則降低CPU工作頻率，每次調整的幅度不低于當前頻率的5％；CPU的工作頻率的下限不低于該模式下預先設置的最低工作頻率。

進一步地，動態功耗模式調整工作頻率的操作為：先提升CPU電壓，延遲等待一段時間，等待電壓調整模塊輸出穩定的目標電壓，然后再提升CPU工作頻率，這個延遲等待時間由電壓調整芯片的響應時間以及外置電容的大小決定。