[發明專利]一種基于AXI總線協議的SPI控制器及其控制方法

在審

• 申請號: 201710918509.8
• 申請日: 2017-09-30
• 公開（公告）號: CN107729278A
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 石廣;唐濤;王碩
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 濟南舜源專利事務所有限公司37205
• 代理人: 張渲

技術領域

本發明屬于服務器總線設計技術領域，具體涉及一種基于AXI總線協議的SPI控制器及其控制方法。

背景技術

近年來，SOC設計技術成為集成電路發展的主流趨勢，而隨著生產工藝的不斷進步，不斷增長的晶體管數量限制了集成電路的發展，為了實現更多功能，在一塊芯片集成大量的邏輯電路變得愈發困難，IP復用技術成為解決該困難的有效途徑。但是，要把不同的IP復用核集成到一個SOC上就要求這些可復用的IP核具有統一標準的接口協議，片上總線技術就有效的解決了這個問題。

AXI總線協議與SPI總線協議是集成電路設計行業廣泛采用的兩種總線。AXI總線是面向高性能、高帶寬、低延遲的系統總線協議。該協議適用于高時鐘頻率和高帶寬的高性能系統。SPI總線是一種高效率串行通信總線協議，該協議在低速外部設備中應用廣泛。但是，這兩種不同協議之間的不兼容性導致了設備之間通信困難。此為現有技術的不足之處。

因此，針對現有技術中的上述缺陷，提供設計一種基于AXI總線協議的SPI控制器及其控制方法；以解決上述技術問題，是非常有必要的。

發明內容

本發明的目的在于，針對上述現有技術存在的缺陷，提供設計一種基于AXI總線協議的SPI控制器及其控制方法，以解決上述技術問題。

為實現上述目的，本發明給出以下技術方案：

一種基于AXI總線協議的SPI控制器，它包括AXI總線，其特征在于，AXI總線的一端連接有CPU，另一端連接有AXI總線接口模塊，所述的AXI總線接口模塊連接有控制模塊、狀態模塊以及數據寄存模塊，所述的控制模塊連接有數據傳輸模塊和寫緩存模塊，控制模塊還與所述的狀態模塊連接；

所述的狀態模塊連接有ID控制模塊和讀緩存模塊，所述的狀態模塊還與所述的寫緩存模塊連接；

所述的數據寄存模塊與所述的寫緩存模塊和讀緩存模塊連接；

所述的讀緩存模塊與所述的數據傳輸模塊連接；

所述的數據傳輸模塊連接外部設備。

作為優選，所述的AXI總線接口模塊負責與AXI總線通信，生成數據傳輸的握手信號、響應信號及隊列ID標識信號，并且AXI總線接口模塊包含與AXI總線對接所需要的所有接口信號；以保證CPU通過AXI總線傳輸信號的完整性。

作為優選，所述的控制模塊包含各種使能信號；控制模塊是SPI控制器處理命令時的控制核心；SPI控制器在正確有效的控制信號作用下進行對應命令的讀寫行為，控制信號保證各種命令精確地進行；控制模塊主要信號的具體信息包括：檢測片選信號和時鐘信號的上升沿及下降沿、讀寫地址和數據的發送與應答、讀寫寄存器ID標識的選擇等。

作為優選，所述的數據寄存模塊在SPI控制器處理讀操作或寫操作時，寄存地址信息及數據信息；數據寄存模塊主要信號的具體信息包括：保存當前ID的地址及數據等。

作為優選，所述的狀態模塊記錄SPI控制器在進行讀寫操作時，命令、地址、數據在傳輸過程中的各種狀態；狀態模塊主要信號的具體信息包括：讀寫命令狀態、標識狀態及SPI控制器輸出狀態等。

作為優選，所述的寫緩存模塊在SPI控制器處理多請求命令時，將未應答請求的寫地址、寫數據及狀態寄存器所處的狀態進行緩存。寫緩存模塊信號的具體信息包括：緩存各ID的寫地址、寫數據及寫狀態等。

作為優選，所述的讀緩存模塊在SPI控制器處理多請求命令時，將未應答請求的讀地址、讀數據及狀態寄存器所處的狀態進行緩存。讀緩存模塊信號的具體信息包括：緩存各ID的讀地址、讀數據及讀狀態等。

作為優選，所述的ID控制模塊通過狀態模塊的狀態判斷將未響應的請求命令分別對應存放在讀或寫緩存模塊，并且正確區分地址、數據及狀態三類信息；應答命令發出后，通過識別讀寫地址ID標識來判斷應答的地址請求命令，將對應數據傳輸出去，同時清空該命令對應的相關緩存信息；ID控制模塊是SPI控制器支持亂序訪問的核心控制模塊。

作為優選，所述的數據傳輸模塊進行數據輸入輸出的移位操作，在SPI控制器片選信號有效時，與外部設備進行數據傳輸；數據傳輸模塊主要信號的具體信息包括：按位移位輸入與輸出等。

一種基于AXI總線協議的SPI控制器的控制方法，包括以下步驟：

步驟S1：AXI總線接口模塊接收CPU通過AXI總線傳輸過來的命令；

步驟S2：控制模塊通過控制各種使能信號控制數據的傳輸；