[發明專利]芯片接口電路

在審

• 申請號: 201710917095.7
• 申請日: 2017-09-30
• 公開（公告）號: CN107634510A
• 公開（公告）日: 2018-01-26
• 發明（設計）人: 王棋
• 申請（專利權）人: 深圳市艾特智能科技有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04;H03K19/0175
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙)11201
• 代理人: 何世磊

技術領域

本發明涉及電子電路技術領域，特別涉及一種芯片接口電路。

背景技術

隨著時代的發展人們生活水平的不斷提高，芯片的使用也越來越頻繁，芯片是指內含集成電路的硅片，其體積很小，常常是計算機或其他電子設備的一部分，芯片也稱為微電路、微芯片和集成電路，芯片的種類十分廣泛，其功能也各種各樣，例如有負責電源電壓輸出控制的，有負責音頻視頻處理的，還有負責復雜運算處理等功能的芯片，在芯片的使用過程中，需要通過芯片接口電路使得芯片與其它電子器件或設備電性連接，以得到執行各種功能的效果。

現有的芯片接口電路使用過程中對芯片的保護性能較低，電源與芯片之間經常會由于電壓波動較大導致芯片受損，進而導致芯片的使用壽命降低，現有的芯片接口電路中當發生浪涌現象時不能及時的消除過壓電壓，進而容易導致芯片的損壞。

發明內容

基于此，本發明的目的在于提供一種能有效對芯片進行保護的芯片接口電路。

一種芯片接口電路，設于電源與芯片之間，包括：

信號收發模塊，所述信號收發模塊與所述芯片的數據收發引腳電性連接，所述信號收發模塊用于接收和發送所述芯片的數據；

識別模塊，所述識別模塊與所述芯片的數據傳輸引腳電性連接，所述識別模塊用于當接收到所述芯片的信號的時，在所述數據傳輸引腳上產生一電平差度；

電壓保護模塊，所述電壓保護模塊的一端與所述電源的輸出端電性連接，另一端與所述芯片的電壓輸入引腳電性連接，所述電壓保護模塊用于過濾所述電源向所述芯片輸送的高平電壓；

浪涌防護模塊，所述浪涌防護模塊與所述識別模塊電性連接，所述浪涌防護模塊用于當所述芯片接口電路上發生浪涌現象時，吸收所述芯片接口電路上的過壓電壓；

開關模塊，所述開關模塊與所述浪涌防護模塊電性連接，所述開關模塊用于控制所述芯片接口電路的開關狀態。

上述芯片接口電路，通過所述信號收發模塊的設計，以保障了所述芯片與外部設備之間的數據的接收和發送，通過所述識別模塊的設計，當所述芯片上的所述數據傳輸引腳進行數據的傳輸時，所述識別模塊內部產生一上拉電平和一下拉電平且一正一負，由于所述芯片內設有檢測機制(用于檢測數據)，因此上拉電平和下拉電平之間產生一電平差度，進而提高了所述數據傳輸引腳的被識別能力，增強了負載驅動能力，且通過產生的上拉電平和下拉電平使得所述芯片接口電路的電路結構更加穩定，提高了所述芯片接口電路對所述芯片的保護性能，通過所述電壓保護模塊的設計，防止了由于所述電源發送的電壓波動較大或輸入電壓過大導致的所述芯片的損壞，進而提高了所述芯片接口電路對所述芯片的保護性能，由于當電子元器件在工作時都會產生靜電，因此本發明中通過所述浪涌防護模塊的設計，以防止由于浪涌現象對所述芯片和其它電子元器件的損壞，進而進一步提高了所述芯片接口電路對所述芯片的保護性能，通過所述開關模塊的設計，以使有效的控制所述芯片接口電路的工作狀態。

進一步地，所述信號收發模塊包括與所述芯片的第一引腳電性連接的第一電阻和與所述第一電阻串聯的接收數據端口，分別與所述芯片的第二引腳電性連接的通訊協議端口和第三電阻，與所述芯片的第四引腳電性連接的第二電阻和與所述第二電阻串聯的發送數據端口；

通過所述接收數據端口和所述發送數據端口的設計，以保障了所述芯片的數據收發功能，且通過所述第一電阻和所述第三電阻的設計，分別為所述接收數據端口和所述發送數據端口提供了穩定的工作電壓，保證了所述信號收發模塊的正常工作。

進一步地，所述識別模塊包括分別與所述芯片的第五引腳和第七引腳電性連接的第八電阻、與所述芯片的第六引腳電性連接的第四電阻和分別與所述第六引腳和所述第七引腳電性連接的第五電阻，所述第四電阻的輸出端與地相連；

通過所述第八電阻和所述第四電阻的設計，以使在所述識別模塊內產生一上拉電平和一下拉電平且一正一負，提高了所述數據傳輸引腳的被識別能力，增強了負載驅動能力，且通過產生的上拉電平和下拉電平使得所述芯片接口電路的電路結構更加穩定。

進一步地，所述高壓保護模塊包括與所述電源的系統電源端口電性連接的磁珠和分別與所述磁珠串聯的第一電容和第二電容，所述第一電容和所述第二電容的輸出端與地相連，所述磁珠分別與所述第五引腳和所述第八電阻電性連接；