[發(fā)明專利]在垂直晶體管替代柵極流程中控制自對準柵極長度

有效

• 申請?zhí)枺?/td>: 201710912237.0
• 申請日: 2017-09-29
• 公開（公告）號: CN107887327B
• 公開（公告）日: 2021-11-05
• 發(fā)明（設計）人: 謝瑞龍;山下天孝;程慷果;葉俊呈
• 申請（專利權(quán)）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種形成半導體結(jié)構(gòu)的方法，包括：

提供初始半導體結(jié)構(gòu)，該初始半導體結(jié)構(gòu)包括具有底部源/漏層的襯底，及在該底部源/漏層上方形成垂直溝道，其中，形成該垂直溝道包括在該底部源/漏層上方形成鰭片，該鰭片包括半導體溝道材料的底部以及犧牲外延半導體材料的頂部；

形成包覆該垂直溝道的偽柵極；

形成圍繞該鰭片的底部的底部間隙壁層及覆蓋該鰭片的頂部的頂部間隙壁層，該半導體溝道材料的該底部定義固定垂直溝道高度；

在該初始半導體結(jié)構(gòu)的水平表面上形成該底部間隙壁層作為第一硬掩膜層；

在該第一硬掩膜層上方并沿著該垂直溝道的垂直側(cè)面形成共形介電層；

移除該犧牲外延半導體材料的該頂部，以暴露該半導體溝道材料的該底部；

移除該共形介電層的部分，以部分暴露該半導體溝道材料的該底部的側(cè)面；

形成垂直間隙壁層在該共形介電層的垂直部分的上方；

在該垂直溝道上方形成頂部源/漏層；

用金屬柵極替代該偽柵極及該共形介電層的剩余部分；以及

形成自對準源、漏及柵極接觸。

2.如權(quán)利要求1所述的方法，其中，形成該偽柵極包括：

鄰近該共形介電層的該垂直部分形成該偽柵極。

3.如權(quán)利要求2所述的方法，其中，形成該第一硬掩膜層包括使用氣體團簇離子束制程。

4.如權(quán)利要求3所述的方法，其中，形成該第一硬掩膜層包括形成該第一硬掩膜層為5納米至15納米的高度。

5.如權(quán)利要求1所述的方法，其中，形成該偽柵極包括：

用硬掩膜層替代該偽柵極的頂部；

移除該偽柵極的部分、及該硬掩膜層的相應部分；以及

鄰近該偽柵極層的剩余部分的內(nèi)外側(cè)形成該垂直間隙壁層，產(chǎn)生中間半導體結(jié)構(gòu)。

6.如權(quán)利要求5所述的方法，其中，移除該偽柵極的部分包括移除該偽柵極的不均勻部分。

7.如權(quán)利要求5所述的方法，其中，移除該犧牲外延半導體材料的該頂部包括相對該半導體溝道材料的該底部具有選擇性的移除。

8.如權(quán)利要求5所述的方法，其中，在該垂直溝道上方形成該頂部源/漏層包括：

在該半導體溝道材料的該底部上方形成摻雜源/漏半導體材料層并用介電材料填充該中間半導體結(jié)構(gòu)的開口部分；以及

使該偽柵極的該剩余部分及該垂直間隙壁層凹陷。

9.如權(quán)利要求8所述的方法，還包括：

蝕刻該偽柵極的該剩余部分以形成開口區(qū)域；

用金屬柵極堆疊填充該開口區(qū)域；

使該金屬柵極堆疊的頂部凹陷；以及

在該金屬柵極堆疊的剩余部分上形成介電材料。

10.一種半導體結(jié)構(gòu)，包括：

半導體襯底；

第一垂直晶體管的底部源/漏層，位于該半導體襯底上方；

鰭片，耦合到該底部源/漏層，該鰭片包括位于該底部源/漏層上方的垂直溝道；

金屬柵極堆疊，包括導電材料及柵極介電質(zhì)；

其中，該金屬柵極堆疊的第一部分具有第一高度，且

該金屬柵極堆疊的該第一部分包覆該垂直溝道，該金屬柵極堆疊的第二部分為鄰近該垂直溝道形成，該金屬柵極堆疊的該第一部分位于該金屬柵極堆疊的該第二部分與該垂直溝道之間；

其中，該金屬柵極堆疊的該第二部分具有第二高度，該金屬柵極堆疊的該第二部分的該第二高度大于該金屬柵極堆疊的該第一部分的該第一高度；

頂部源/漏層，位于該垂直溝道上方；

至各該頂部及底部源/漏層及該金屬柵極堆疊的自對準接觸；以及

第二垂直晶體管，具有高度不同于該第一垂直晶體管的高度。

11.如權(quán)利要求10所述的半導體結(jié)構(gòu)，還包括圍繞該金屬柵極堆疊的硬掩膜材料。

12.如權(quán)利要求10所述的半導體結(jié)構(gòu)，其中，該第二垂直晶體管的金屬柵極具有均勻高度。