[發明專利]一種面向異構多核架構的自適應編譯框架

在審

• 申請號: 201710902017.X
• 申請日: 2017-09-29
• 公開（公告）號: CN109597619A
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 邢筱丹
• 申請（專利權）人: 邢筱丹
• 主分類號: G06F8/41
• 分類號: G06F8/41
• 代理公司: 暫無信息
• 代理人: 暫無信息

針對應用在移植到異構多核高性能計算機系統中所面臨的可移植性差以及性能優化難度大的問題，發明一種面向異構多核架構的自適應編譯框架。通過源到源編譯解決傳統并行編程模型應用向異構多核架構的映射問題；同時利用動態剖分信息，自適應地調整插樁并配置優化策略，形成迭代式的自動優化過程。所發明的自適應編譯框架將軟硬件映射機制與優化策略結合，有效地解決了同構并行應用向異構多核架構的移植問題并提高了應用的整體性能。最后，基于Cell架構實現的原型系統，很好地解決了異構多核架構下應用移植性等問題，同時應用性能有所提高。

所屬技術領域

本發明涉及異構多核高性能計算架構，尤其涉及編譯框架及優化組合問題。

背景技術

隨著半導體工藝的進步，以及單處理器所碰到的物理極限和功耗等無法逾越的障礙，體系結構技術發生了深刻的變革。經過最近幾年的不斷研究與發展，以多核處理器為代表的先進體系結構已經逐漸取代單核處理器成為提高處理器性能的主要途徑。多核處理器在一個芯片中集成多個處理器核，這些處理器核具有相同或者不同的功能和結構，以一種有效的方式集成在同一個芯片中，并以有效的劃分方式將應用程序分配給不同的微處理器核進行并行處理，從而提高微處理器系統的性能。較之單核處理器，多核處理器具有很多天然的優勢。多核處理器可以在較低的時鐘頻率下提供單核處理器需要很高時鐘頻率才能達到的計算性能，而較低的時鐘頻率也可以很好地滿足功耗、散熱等方面的限制。此外，多核處理器的本質是采用相對較簡單的多個計算內核并行工作，以提供較高的計算能力。在設計多核處理器時，只需設計相對較簡單的計算內核，并通過一定的互連方式將其連接起來。與傳統的設計單個內核的復雜處理器相比，大大降低了設計的難度和成本，提高了設計的效率。

從所包含的處理器核結構的角度來看，多核處理器分為同構多核處理器和異構多核處理器。同構與異構是多核處理器主要的兩種結構形態。同構多核處理器中處理器芯片內部的所有內核結構完全相同，各個內核具有等同的地位。異構多核處理器中異構多核處理器芯片內部采用多種功能不同的內核，一般是由負責管理調度的主核和負責計算的從核構成，或者由承擔定點、浮點、特殊計算等不同計算功能的多種內核組成。從應用的角度來說，目前的同構多核處理器大多數由通用的處理器核組成，每個處理器核可以獨立地執行任務，與通用單核處理器結構相近。異構多核處理器通常同時集成通用處理器、DSP、媒體處理器、網絡處理器等多種類型的處理器內核，各個內核針對不同的需求，從而提高應用的計算性能。異構多核處理器，可將不同類型的計算任務分配到不同類型的處理器核上并行處理，從而為不同需求的應用提供更加靈活、高效的處理機制。異構多核處理器在晶體管的設置上可以進行針對性的優化，相對于同構多核處理器來說可以采用較少的晶體管獲得等高的性能。

Cell架構是目前異構多核系統架構的典型代表之一，基于Cell BE(CellBroadband Engine)架構的Cell提供了強大的浮點計算能力，并可用于科學計算。Cell處理器內置一個通用PPE(PowerPC Processing Element)和8個SPE(Synergistic ProcessingElement)，PPE和SPE具有不同的ISA(Instruction Set Architecture).Cell處理器的計算能力主要來自SPE，每個SPE有256KB可直接尋址的片上本地存儲LS(Local Storag)。SPE只能直接訪問LS中的數據和代碼，當SPE上運行的計算代碼和數據大小超過256KB限制時，需將部分數據和代碼放在片外主存，必要時通過DMA操作從片外主存中獲取.由于SPE的LS存儲容量受限，因此在Cell BE架構下的編程需要管理消息編制，才能使得SPE執行時接近峰值吞吐量.Cell的另外一個顯著特征是SPE中有128個128位的向量寄存器，因此在軟件開發時需要合理編排和組織數據，以便最大限度地發揮SPE的計算能力。從目前應用軟件的編程模式來看，大多數編程工具與應用仍是基于x86架構，所以要想充分發揮Cell架構的性能，首先需要解決已有應用程序的移植問題。