[發明專利]串聯封裝的碳化硅襯底及氮化鎵襯底半導體裝置

在審

• 申請號: 201710897811.X
• 申請日: 2017-09-28
• 公開（公告）號: CN107546209A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 陳文彬;羅小春
• 申請（專利權）人: 深圳市矽萊克半導體有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/498
• 代理公司: 廣州華進聯合專利商標代理有限公司44224
• 代理人: 吳平

技術領域

本發明涉及半導體器件，特別是涉及一種串聯封裝的碳化硅襯底半導體裝置，還涉及一種串聯封裝的氮化鎵襯底半導體裝置。

背景技術

以碳化硅(SiC)或氮化鎵(GaN)等為襯底的第三代半導體，相比傳統硅(Si)襯底有著寬禁帶的優點，如SiC的肖特基反向耐壓特性會比Si高約10倍，且導熱性佳、功率密度高、高溫的漏電損失極低，因此廣泛的運用于電網諧波的功率因素校正、電網電力傳輸、高鐵設施、通訊、電動車充電樁及逆變器等高頻及高壓的運用領域。但目前因為碳化硅及氮化鎵襯底的元器件都有無法達到一定高電壓的技術限制(如碳化硅目前最高電壓為1700V，氮化鎵為數百伏特)，使得其應用范圍受到限制。

發明內容

基于此，有必要提供一種串聯封裝的碳化硅襯底半導體裝置及一種串聯封裝的氮化鎵襯底半導體裝置。

一種串聯封裝的碳化硅襯底半導體裝置，包括導體材質的引線框架，設于所述引線框架上的第一芯片、第二芯片，以及覆蓋所述第一芯片和第二芯片的絕緣保護外層，所述引線框架包括用于設置芯片的芯片島，所述第一芯片和第二芯片均為碳化硅襯底的芯片并設于所述芯片島上，兩個芯片的正面均與背面的極性相反；所述芯片島包括第一島和與第一島隔離的第二島，所述第一芯片設于所述第一島上，所述第二芯片設于所述第二島上；所述引線框架包括第二引腳和與所述第一島電性連接的第一引腳，所述第一芯片和第二芯片通過相同的面與所述芯片島接觸，所述第二芯片背離所述第二島的一面通過引線電性連接至所述第二引腳，所述第二島包括引線連接區，所述第一芯片背離所述第一島的一面通過引線電性連接至所述引線連接區；所述碳化硅襯底半導體裝置還包括電性連接至所述第二島的電壓檢測點，所述電壓檢測點不被所述絕緣保護外層包覆，所述第一引腳和第二引腳中的一個作為串聯后的輸入端、另一個作為串聯后的輸出端。

在其中一個實施例中，所述兩個芯片與所述芯片島接觸的一面均是陰極，所述第二芯片是陽極通過引線電性連接至所述第二引腳，所述第一芯片是陽極通過引線電性連接至所述第二島。

在其中一個實施例中，所述第一芯片和第二芯片是肖特基二極管芯片。

在其中一個實施例中，所述第一芯片和第二芯片是取自在一塊晶圓上位置相鄰的兩個芯片。

在其中一個實施例中，所述第二島遠離所述第二引腳一端向外延伸出所述絕緣保護外層外形成外露部，所述電壓檢測點設于所述外露部上。

一種串聯封裝的氮化鎵襯底半導體裝置，包括導體材質的引線框架，設于所述引線框架上的第一芯片、第二芯片，以及覆蓋所述第一芯片和第二芯片的絕緣保護外層，所述引線框架包括用于設置芯片的芯片島，所述第一芯片和第二芯片均為氮化鎵襯底的芯片并設于所述芯片島上，兩個芯片的正面均與背面的極性相反；所述芯片島包括第一島和與第一島隔離的第二島，所述第一芯片設于所述第一島上，所述第二芯片設于所述第二島上；所述引線框架包括第二引腳和與所述第一島電性連接的第一引腳，所述第一芯片和第二芯片通過相同的面與所述芯片島接觸，所述第二芯片背離所述第二島的一面通過引線電性連接至所述第二引腳，所述第二島包括引線連接區，所述第一芯片背離所述第一島的一面通過引線電性連接至所述引線連接區；所述氮化鎵襯底半導體裝置還包括電性連接至所述第二島的電壓檢測點，所述電壓檢測點不被所述絕緣保護外層包覆，所述第一引腳和第二引腳中的一個作為串聯后的輸入端、另一個作為串聯后的輸出端。

在其中一個實施例中，所述兩個芯片與所述芯片島接觸的一面均是陰極，所述第二芯片是陽極通過引線電性連接至所述第二引腳，所述第一芯片是陽極通過引線電性連接至所述第二島。

在其中一個實施例中，所述第一芯片和第二芯片是肖特基二極管芯片。

在其中一個實施例中，所述第一芯片和第二芯片是取自在一塊晶圓上位置相鄰的兩個芯片。

在其中一個實施例中，所述第二島遠離所述第二引腳一端向外延伸出所述絕緣保護外層外形成外露部，所述電壓檢測點設于所述外露部上。

上述串聯封裝的串聯封裝的碳化硅襯底及氮化鎵襯底半導體裝置，無需設置陶瓷基板，結構更簡單、成本更低、可實施性高。由于第一芯片和第二芯片的朝向相同，因此可以使用本領域常用的自動化固晶設備，拾取一塊晶圓(Wafer)上兩相鄰的芯片(Die)分別置于第一島和第二島上進行封裝，無需專用或額外的固晶機臺，或進行額外的人工操作，設備投資成本低、節省成本，且生產效率及良品率高。相對于直接將兩個封裝好的芯片串聯，可以節省1/2的實際運用封裝個體，節省終端裝置電路板空間及成本，提高功率密度。

附圖說明