[發明專利]存儲器及其形成方法

有效

• 申請號: 201710897809.2
• 申請日: 2017-09-28
• 公開（公告）號: CN109585450B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 馮軍宏
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H01L27/112
• 分類號: H01L27/112;G11C17/16
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

1.一種反熔絲OTP存儲器，其特征在于，包括：

襯底，所述襯底包括存儲區；

位于所述存儲區襯底上分立的選擇柵極和存儲柵極，所述存儲柵極的厚度大于所述選擇柵極的厚度；

位于所述選擇柵極兩側存儲區襯底中的第一源漏摻雜區和第二源漏摻雜區，所述第二源漏摻雜區位于所述選擇柵極和存儲柵極之間；

位于所述存儲區襯底上的介質層，所述介質層覆蓋所述存儲柵極側壁和選擇柵極側壁；

位于所述介質層中的第一源漏插塞，所述第一源漏插塞與所述第一源漏摻雜區電連接；

位于所述介質層中的第二源漏插塞，所述第二源漏插塞與所述存儲柵極之間具有所述介質層，所述第二源漏插塞與所述第二源漏摻雜區電連接。

2.如權利要求1所述的反熔絲OTP存儲器，其特征在于，還包括：位于所述存儲區襯底上的偽柵極，所述偽柵極位于所述選擇柵極和第二源漏摻雜區之間的襯底上，所述偽柵極的寬度大于或等于所述選擇柵極的寬度，且小于所述存儲柵極的寬度；位于所述偽柵極與所述選擇柵極之間襯底中的第三源漏摻雜區。

3.如權利要求2所述的反熔絲OTP存儲器，其特征在于，還包括：位于所述介質層中的第三源漏插塞，所述第三源漏插塞連接所述第三源漏摻雜區；位于所述介質層上的連接線，所述連接線連接所述第三源漏插塞和所述第二源漏插塞。

4.如權利要求2所述的反熔絲OTP存儲器，其特征在于，所述偽柵極的厚度小于所述存儲柵極厚度。

5.如權利要求1所述的反熔絲OTP存儲器，其特征在于，所述存儲柵極的寬度大于所述選擇柵極的寬度。

6.如權利要求5所述的反熔絲OTP存儲器，其特征在于，所述存儲柵極的寬度大于0.1μm；所述選擇柵極的寬度小于0.05μm。

7.如權利要求1所述的反熔絲OTP存儲器，其特征在于，還包括：位于所述選擇柵極和存儲柵極上的保護層，所述介質層覆蓋所述保護層側壁，所述保護層的材料為氮化硅、氧化硅或氮氧化硅。

8.如權利要求1所述的反熔絲OTP存儲器，其特征在于，所述存儲區的個數為多個，所述襯底還包括位于相鄰存儲區之間的隔離區；所述存儲器包括：位于所述隔離區襯底上的隔離柵極。

9.一種反熔絲OTP存儲器的形成方法，其特征在于，包括：

提供襯底，所述襯底包括存儲區；

形成介質層、分立的選擇柵極和存儲柵極、第一源漏摻雜區和第二源漏摻雜區，所述介質層位于所述襯底上，所述選擇柵極和存儲柵極位于所述存儲區襯底上，所述介質層覆蓋所述存儲柵極和選擇柵極側壁，所述存儲柵極的厚度大于所述選擇柵極的厚度，所述第一源漏摻雜區和第二源漏摻雜區分別位于所述選擇柵極兩側的存儲區襯底中，所述第二源漏摻雜區位于所述選擇柵極和存儲柵極之間；

在所述介質層中形成第一源漏插塞，所述第一源漏插塞與所述第一源漏摻雜區電連接；

在所述介質層中形成第二源漏插塞，所述第二源漏插塞與所述存儲柵極之間具有所述介質層，所述第二源漏插塞與所述第二源漏摻雜區電連接。

10.如權利要求9所述的反熔絲OTP存儲器的形成方法，其特征在于，形成存儲柵極和選擇柵極的步驟包括：在所述存儲區襯底上形成分立的初始存儲柵極和初始選擇柵極，所述初始存儲柵極的寬度大于所述初始選擇柵極的寬度；對所述初始存儲柵極和初始選擇柵極進行柵極刻蝕，去除部分厚度的初始存儲柵極，形成存儲柵極，并去除部分厚度的初始選擇柵極，形成選擇柵極，去除的初始存儲柵極的厚度小于去除的初始選擇柵極的厚度。

11.如權利要求9所述的反熔絲OTP存儲器的形成方法，其特征在于，形成所述存儲柵極和選擇柵極的步驟包括：在所述存儲區襯底上形成分立的初始存儲柵極和初始選擇柵極，對所述初始存儲柵極進行第一刻蝕，去除部分厚度的初始存儲柵極，形成存儲柵極；對所述初始選擇柵極進行第二刻蝕，去除部分厚度的初始選擇柵極，形成選擇柵極。