[發(fā)明專利]一種利用基準(zhǔn)電流源的電流型PUF電路

有效

• 申請?zhí)枺?/td>: 201710894913.6
• 申請日: 2017-09-28
• 公開（公告）號: CN107544607B
• 公開（公告）日: 2018-10-23
• 發(fā)明（設(shè)計）人: 汪鵬君;李剛;張會紅
• 申請（專利權(quán)）人: 寧波大學(xué)
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 寧波奧圣專利代理事務(wù)所(普通合伙) 33226
• 代理人: 方小惠

1.一種利用基準(zhǔn)電流源的電流型PUF電路，包括時序控制器、輸入寄存器、偏差電流比較器和偏差信號產(chǎn)生電路，所述的時序控制器具有時鐘端、置位端、第一輸出端和第二輸出端，所述的時序控制器的時鐘端用于接入時鐘控制信號，所述的時序控制器的置位端用于接入置位信號，所述的輸入寄存器具有使能端、輸入端和m個輸出端，m為大于等于2的整數(shù)，所述的偏差電流比較器具有電源端、使能端、第一輸入端、第二輸入端和輸出端，所述的時序控制器的第一輸出端和所述的輸入寄存器的使能端連接，所述的時序控制器的第二輸出端和所述的偏差電流比較器的使能端連接，所述的輸入寄存器的輸入端為所述的利用基準(zhǔn)電流源的電流型PUF電路的輸入端，所述的偏差電流比較器的輸出端為所述的利用基準(zhǔn)電流源的電流型PUF電路的輸出端，其特征在于所述的偏差信號產(chǎn)生電路包括偏差電流源陣列和基準(zhǔn)電流源，所述的偏差電流源陣列具有m個輸入端、第一偏置端、第二偏置端、第一輸出端和第二輸出端，所述的基準(zhǔn)電流源具有電源端、第一輸出端和第二輸出端；

所述的基準(zhǔn)電流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和電阻；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三PMOS管的源極、所述的第四PMOS管的源極和所述的第五PMOS管的源極連接其連接端為所述的基準(zhǔn)電流源的電源端，所述的基準(zhǔn)電流源的電源端用于接入外部電源；所述的第一PMOS管的柵極、所述的第三PMOS管的漏極、所述的第三PMOS管的柵極、所述的第四PMOS管的柵極、所述的第五PMOS管的柵極和所述的電阻的一端連接，所述的第一PMOS管的漏極、所述的第一NMOS管的漏極、所述的第一NMOS管的柵極和所述的第二NMOS管的柵極連接，所述的第二PMOS管的漏極、所述的第二PMOS管的柵極、所述的電阻的另一端、所述的第六PMOS管的柵極、所述的第七PMOS管的柵極和所述的第三NMOS管的漏極連接，所述的第四PMOS管的漏極和所述的第六PMOS管的源極連接，所述的第五PMOS管的漏極和所述的第七PMOS管的源極連接，所述的第一NMOS管的源極、所述的第二NMOS管的漏極、所述的第三NMOS管的柵極、所述的第四NMOS管的柵極和所述的第五NMOS管的柵極連接且其連接端為所述的基準(zhǔn)電流源的第一輸出端，所述的第二NMOS管的源極、所述的第六NMOS管的漏極和所述的第六NMOS管的柵極連接，所述的第三NMOS管的源極和所述的第七NMOS管的漏極連接，所述的第四NMOS管的源極和所述的第八NMOS管的漏極連接，所述的第四NMOS管的漏極、所述的第六PMOS管的漏極、所述的第七NMOS管的柵極和所述的第八NMOS管的柵極連接，所述的第五NMOS管的源極和所述的第九NMOS管的漏極連接，所述的第五NMOS管的漏極、所述的第七PMOS管的漏極和所述的第九NMOS管的柵極連接且其連接端為所述的基準(zhǔn)電流源的第二輸出端，所述的第六NMOS管的源極、所述的第七NMOS管的源極、所述的第八NMOS管的源極和所述的第九NMOS管的源極連接且其連接端為所述的基準(zhǔn)電流源的接地端，所述的基準(zhǔn)電流源的接地端接地；

所述的第三PMOS管的寬長比與所述的第四PMOS管的寬長比的比值為1：1；

所述的第四PMOS管的寬長比與所述的第五PMOS管的寬長比的比值為1：k，k為大于等于1的整數(shù)；

所述的第七NMOS管的寬長比與所述的第八NMOS管的寬長比的比值為2：1；

所述的第二PMOS管為高閾值PMOS管；

所述的偏差電流源陣列包括m個電路結(jié)構(gòu)相同的偏差電流源單元，每個所述的偏差電流源單元包括第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管；所述的第十NMOS管的漏極為所述的偏差電流源單元的第一輸出端，所述的第十一NMOS管的漏極為所述的偏差電流源單元的第二輸出端，所述的第十NMOS管的柵極和所述的第十一NMOS管的柵極連接且其連接端為所述的偏差電流源單元的輸入端，所述的第十NMOS管的源極和所述的第十二NMOS管的漏極連接，所述的第十一NMOS管的源極和所述的第十三NMOS管的漏極連接，所述的第十二NMOS管的柵極和所述的第十三NMOS管的柵極連接且其連接端為所述的偏差電流源單元的第一偏置端，所述的第十二NMOS管的源極和所述的第十四NMOS管的漏極連接，所述的第十三NMOS管的源極和所述的第十五NMOS管的漏極連接，所述的第十四NMOS管的柵極和所述的第十五NMOS管的柵極連接且其連接端為所述的偏差電流源單元的第二偏置端，所述的第十四NMOS管的源極和所述的第十五NMOS管的源極連接；

m個所述的偏差電流源單元的第一偏置端連接且其連接端為所述的偏差電流源陣列的第一偏置端，m個所述的偏差電流源單元的第二偏置端連接且其連接端為所述的偏差電流源陣列的第二偏置端，m個所述的偏差電流源單元的第一輸出端連接且其連接端為所述的偏差電流源陣列的第一輸出端，m個所述的偏差電流源單元的第二輸出端連接且其連接端為所述的偏差電流源陣列的第二輸出端，m個所述的偏差電流源單元的輸入端為所述的偏差電流源陣列的m個輸入端；

所述的偏差電流源陣列的第一偏置端和和所述的基準(zhǔn)電流源的第一輸出端連接，所述的偏差電流源陣列的第二偏置端和和所述的基準(zhǔn)電流源的第二輸出端連接；

所述的偏差電流源陣列的第一輸出端為所述的偏差信號產(chǎn)生電路的第一輸出端，所述的偏差電流源陣列的第二輸出端為所述的偏差信號產(chǎn)生電路的第二輸出端，所述的偏差電流源陣列的m個輸入端為所述的偏差信號產(chǎn)生電路的m個輸入端，所述的偏差信號產(chǎn)生電路的m個輸入端與所述的輸入寄存器的m個輸出端一一對應(yīng)連接，所述的偏差信號產(chǎn)生電路的第一輸出端和所述的偏差電流比較器的第一輸入端連接，所述的偏差信號產(chǎn)生電路的第二輸出端和所述的偏差電流比較器的第二輸入端連接。