[發(fā)明專利]半導(dǎo)體器件

在審

• 申請(qǐng)?zhí)枺?/td>: 201710893854.0
• 申請(qǐng)日: 2017-09-27
• 公開(kāi)（公告）號(hào): CN107871513A
• 公開(kāi)（公告）日: 2018-04-03
• 發(fā)明（設(shè)計(jì)）人: 高橋弘行
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): G11C5/02
• 分類號(hào): G11C5/02;G11C5/06
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司11219
• 代理人: 李蘭,孫志湧

1.一種半導(dǎo)體器件，包括：

基底芯片，所述基底芯片具有存儲(chǔ)器控制電路，以控制向存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器區(qū)輸入數(shù)據(jù)以及從所述存儲(chǔ)器區(qū)輸出數(shù)據(jù)；以及

多個(gè)存儲(chǔ)器芯片，所述多個(gè)存儲(chǔ)器芯片中的每個(gè)具有作為所述存儲(chǔ)器區(qū)的一部分的存儲(chǔ)器電路，并且以堆疊在所述基底芯片上方的方式布置，

多個(gè)存儲(chǔ)器空間中的一個(gè)被分配到所述存儲(chǔ)器芯片中的每個(gè)，所述多個(gè)存儲(chǔ)器空間是通過(guò)針對(duì)每個(gè)給定的存儲(chǔ)器容量來(lái)劃分所述存儲(chǔ)器區(qū)而獲得的，所述存儲(chǔ)器芯片中的每個(gè)包括：

n個(gè)第一直通硅通孔，所述n個(gè)第一直通硅通孔從所述基底芯片傳送指示將被激活的所述存儲(chǔ)器空間的第一選擇信號(hào)，并且貫穿半導(dǎo)體襯底，其中n是整數(shù)；

m個(gè)第二直通硅通孔，所述m個(gè)第二直通硅通孔從所述基底芯片傳送指示將被激活的所述存儲(chǔ)器芯片的第二選擇信號(hào)，并且貫穿所述半導(dǎo)體襯底，其中m是整數(shù)；

用于移位循環(huán)耦合的第一內(nèi)部布線，其中，下部芯片的第1至第(n-1)第一直通硅通孔分別與上部芯片的第2至第n第一直通硅通孔耦合，并且所述下部芯片的第n第一直通硅通孔與所述上部芯片的第1第一直通硅通孔耦合；以及

用于移位循環(huán)耦合的第二內(nèi)部布線，其中，所述下部芯片的第1至第(m-1)第二直通硅通孔分別與所述上部芯片的第2至第m第二直通硅通孔耦合，并且所述下部芯片的第m第二直通硅通孔與所述上部芯片的第1第二直通硅通孔耦合，

其中，n和m被設(shè)定為僅具有一個(gè)公約數(shù)，以及

其中，通過(guò)所述第一選擇信號(hào)和所述第二選擇信號(hào)的組合來(lái)控制所述存儲(chǔ)器芯片的激活。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，n與所述存儲(chǔ)器空間的數(shù)量相同。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，通過(guò)與由所述n個(gè)第一直通硅通孔和所述第一內(nèi)部布線構(gòu)成的信號(hào)路徑具有相同結(jié)構(gòu)的信號(hào)路徑，來(lái)形成到所述存儲(chǔ)器空間的存取路徑。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述存儲(chǔ)器芯片中的每個(gè)都具有芯片選擇電路，當(dāng)所述第一選擇信號(hào)和所述第二選擇信號(hào)都指示激活時(shí)，所述芯片選擇電路激活被分配至所述芯片本身的所述存儲(chǔ)器空間。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，

其中，所述第一內(nèi)部布線將通過(guò)所述第1第一直通硅通孔傳送的信號(hào)傳送至在所述存儲(chǔ)器芯片中形成的內(nèi)部電路，并且

其中，所述第二內(nèi)部布線將通過(guò)所述第1第二直通硅通孔傳送的信號(hào)傳送至在所述存儲(chǔ)器芯片中形成的所述內(nèi)部電路。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括：

第一冗余路徑，所述第一冗余路徑構(gòu)成與由所述n個(gè)第一直通硅通孔和所述第一內(nèi)部布線形成的信號(hào)傳輸路徑具有相同結(jié)構(gòu)的信號(hào)傳輸路徑；

第一冗余切換路徑，所述第一冗余切換路徑構(gòu)成與由所述n個(gè)第一直通硅通孔和所述第一內(nèi)部布線形成的所述信號(hào)傳輸路徑具有相同結(jié)構(gòu)的信號(hào)傳輸路徑，并且傳送第一路徑切換信號(hào)；

第二冗余路徑，所述第二冗余路徑構(gòu)成與由所述m個(gè)第二直通硅通孔和所述第二內(nèi)部布線形成的信號(hào)傳輸路徑具有相同結(jié)構(gòu)的信號(hào)傳輸路徑；

第二冗余切換路徑，所述第二冗余切換路徑構(gòu)成與由所述m個(gè)第二直通硅通孔和所述第二內(nèi)部布線形成的所述信號(hào)傳輸路徑具有相同結(jié)構(gòu)的信號(hào)傳輸路徑，并且傳送第二路徑切換信號(hào)；

第一路徑切換電路，所述第一路徑切換電路根據(jù)所述第一路徑切換信號(hào)，選擇是通過(guò)所述第一直通硅通孔傳送的信號(hào)被傳送至在所述存儲(chǔ)器芯片中形成的所述內(nèi)部電路，還是通過(guò)所述第一冗余路徑傳送的信號(hào)被傳送至在所述存儲(chǔ)器芯片中形成的所述內(nèi)部電路；以及

第二路徑切換電路，所述第二路徑切換電路根據(jù)所述第二路徑切換信號(hào)，選擇是通過(guò)所述第二直通硅通孔傳送的信號(hào)被傳送至在所述存儲(chǔ)器芯片中形成的所述內(nèi)部電路，還是通過(guò)所述第二冗余路徑傳送的信號(hào)被傳送至在所述存儲(chǔ)器芯片中形成的所述內(nèi)部電路。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括：

o個(gè)第三直通硅通孔，所述o個(gè)第三直通硅通孔從所述基底芯片傳送指示將被激活的所述存儲(chǔ)器芯片的芯片選擇子信號(hào)，并且貫穿所述存儲(chǔ)器芯片，其中o是整數(shù)；以及

用于移位循環(huán)耦合的第三內(nèi)部布線，其中，下部芯片中的第1至第(o-1)第三直通硅通孔與上部芯片中的第2至第o第三直通硅通孔耦合，并且所述下部芯片中的第o第三直通硅通孔與所述上部芯片中的第1第三直通硅通孔耦合，

其中，o、m以及n被設(shè)定為僅具有一個(gè)公約數(shù)。