[發明專利]一種溝槽型功率MOSFET及其制備方法

有效

• 申請號: 201710891945.0
• 申請日: 2017-09-27
• 公開（公告）號: CN107658341B
• 公開（公告）日: 2020-09-15
• 發明（設計）人: 黃平
• 申請（專利權）人: 上海朕芯微電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 上海天翔知識產權代理有限公司 31224
• 代理人: 陳駿鍵

本發明公開的溝槽型功率MOSFET，包括由下至上依次設置的N+襯底、N?外延層、P?body注入層以及P+注入層，在P?body注入層上刻蝕出若干間隔分布且穿過所述P+注入層的淺槽，每一淺槽的底部設置有一N+源極層，在N?外延層上位于每一淺槽的中間位置刻蝕出一由上至下依次穿過N+源極層、P?body注入層的柵極溝槽，每一柵極溝槽的底面以及四周側面上設置有一層柵氧層，每一柵極溝槽內填充有原位摻雜多晶硅，在原位摻雜多晶硅的頂面上附著一層二氧化硅層；在P+注入層上淀積一層金屬層，金屬層將每一淺槽填充并將N+源極層和P+注入層連接起來。還公開了其制備方法。本發明有效地降低了器件的間距寬度，降低了器件的導通電阻。

技術領域

本發明涉及半導體器件結構技術領域，尤其涉及一種溝槽型功率MOSFET及其制備方法。

背景技術

MOSFET(Power Metal Oxide Semiconductor Field-effect Transistor，場效應晶體管)以其開關速度快、頻率性能好、輸入阻抗高、驅動功率小、溫度特性好、無二次擊穿問題等優點，大量應用在4C(即Communication，Computer，Consumer，Car：通信，電腦，消費電器，汽車)等領域中。

溝槽型功率MOSFET成品器件，其內部是由大量的MOSFET單元組成的，每個單元的MOSFET稱為晶胞，而晶胞與晶胞之間的間距(pitch)則會直接影響功率MOSFET的重要電性參數漏源通態電阻Rdson。漏源通態電阻Rdson是器件單位面積開態時漏極和源極之間的總電阻，它是決定器件的最大額定電流和功率損耗，特別是在中低功率MOSFET產品中。

溝槽型功率MOSFET表面上的間距(pitch)寬度受兩個尺寸限制，一個是柵極溝槽本身寬度的限制，另一個是源極(Source)的接觸孔以及該接觸孔到柵極溝槽的間距的限制。由于通過縮小器件的間距(pitch)寬度，可以有助于降低器件的導通電阻，因此，如何對器件的間距(pitch)寬度進行縮小以達到降低器件的導通電阻的目的是本領域技術人員迫切需要解決的技術問題。

為此，申請人進行了有益的探索和嘗試，找到了解決上述問題的辦法，下面將要介紹的技術方案便是在這種背景下產生的。

發明內容

本發明所要解決的技術問題之一：提供一種能夠降低器件的間距(pitch)寬度的溝槽型功率MOSFET。

本發明所要解決的技術問題之二：提供一種用于制備上述溝槽型功率MOSFET的制備方法。

作為本發明第一方面的一種溝槽型功率MOSFET，包括由下至上依次設置的N+襯底、N-外延層、P-body注入層以及P+注入層，其特征在于，在所述P-body注入層上刻蝕出若干間隔分布且穿過所述P+注入層的淺槽，每一淺槽的底部設置有一N+源極層，在所述N-外延層上位于每一淺槽的中間位置刻蝕出一由上至下依次穿過N+源極層、P-body注入層的柵極溝槽，每一柵極溝槽的底面以及四周側面上設置有一層柵氧層，每一柵極溝槽內填充有原位摻雜多晶硅，填充在所述柵極溝槽內的原位摻雜多晶硅的頂面與所述N+源極層的上表面平齊，且在所述原位摻雜多晶硅的頂面上附著一層二氧化硅層；在所述P+注入層上淀積一層金屬層，所述金屬層將每一淺槽填充并將所述N+源極層和P+注入層連接起來。

在本發明的一個優選實施例中，所述金屬層為金屬鋁層。

作為本發明第二發明的用于制備上述溝槽型功率MOSFET的制備方法，包括以下步驟：

(1)準備N+襯底，并在所述N+襯底的上表面外延一N-外延層；

(2)在所述N-外延層的上表面上注入P-body離子，形成P-body注入層，在所述P-body注入層的上表面上注入P+離子，形成P+注入層；

(3)在所述P+注入層的上表面淀積一層Si₃N₄介質層；