[發明專利]一種密碼卡多算法并列執行的方法、系統及相關裝置

有效

• 申請號: 201710891937.6
• 申請日: 2017-09-27
• 公開（公告）號: CN107577962B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 王志華;宋志華;徐波
• 申請（專利權）人: 山東漁翁信息技術股份有限公司
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F21/77
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本申請公開了一種密碼卡多算法并列執行的方法，應用于基于FPGA構成的PCI?E密碼卡，包括：根據PCI?E密碼卡的算法個數在IP核中設置預設數量的Function，并為其配置相同的算法實例以及配置信息，以使識別終端識別為預設數量的PCI?E密碼卡；按預設規則為各Function命名對應的功能編號，并根據用戶層API的指令調用各功能編號對應的Function。能夠更加科學合理的使用邏輯計算資源、硬件資源利用率更高，使得同一時間或同一時間間隔內有多種算法均處于運算狀態，顯著提升運算效率。本申請還同時公開了一種密碼卡多算法并列執行的系統、PCI?E密碼卡以及計算機可讀存儲介質，具有上述有益效果。

技術領域

本申請涉及計算機信息安全通信技術領域，特別涉及一種密碼卡多算法并列執行的方法、系統、PCI-E密碼卡以及計算機可讀存儲介質。

背景技術

隨著數字辦公化的普及，如何對數字辦公中產生的機密數據文件進行保存是當今研究的重點，主要存在軟件加密和硬件加密的兩種方式，其中，硬件加密通常是采用密碼卡，旨在通過密碼卡中包含多種加密算法對機密數據文件進行加密。

當前密碼卡接口協議主要采用PCI(Peripheral Component Interconnect，外設部件互連標準)和PCI-E(peripheral component interconnect express串行計算機擴展總線標準)為主，目前高端性能的密碼卡主要是采用FPGA(Field－Programmable GateArray，即現場可編程門陣列)平臺的PCI-E密碼卡，且市面上的PCI-E密碼卡多采取的是傳統運算流程模式，即按照寫命令、寫數據、等待結果、返回的步驟依次執行，而為保證關鍵數據去不被改寫或覆蓋，整個流程一般會采用上鎖機制，即在寫命令下發到結果返回之間只能單線程或串行執行，造成了即使密碼卡支持多種算法的前提下，仍在同一時間或同一時間間隔內只存在一個算法處于與運算狀態，嚴重浪費了固有硬件提供的邏輯計算資源，降低了計算效率。

所以，如何提供一種對PCI-E密碼卡固有硬件提供的邏輯計算資源使用更加科學合理、利用率更高，使得同一時間或同一時間間隔內有多種算法均處于運算狀態的密碼卡多算法并聯執行機制是本領域技術人員亟待解決的問題。

發明內容

本申請的目的是提供一種密碼卡多算法并列執行的方法、系統、PCI-E密碼卡以及計算機可讀存儲介質，其應用于基于FPGA構成的PCI-E密碼卡，能夠更加科學合理的使用PCI-E密碼卡固有硬件提供的邏輯計算資源、硬件資源利用率更高，使得同一時間或同一時間間隔內有多種算法均處于運算狀態，顯著提升運算效率。

為解決上述技術問題，本申請提供一種密碼卡多算法并列執行的方法，應用于基于FPGA構成的PCI-E密碼卡，該方法包括：

根據PCI-E密碼卡的算法個數在IP核中設置預設數量的Function；其中，所述Function至少包括地址空間、中斷、廠商ID以及設備ID在內的配置信息；

為各所述Function配置相同的算法實例以及配置信息，以使識別終端將完成配置的位于同一PCI-E密碼卡上的各Function識別為預設數量的PCI-E密碼卡；其中，所述算法實例包括所述PCI-E密碼卡中所有的算法；

按預設規則為各所述Function命名對應的功能編號，并根據用戶層API的指令調用各所述功能編號對應的Function，以并行調用多算法同時執行相應的算法運算。

可選的，根據PCI-E密碼卡的算法個數在IP核中設置預設數量的Function，包括：

獲取所述PCI-E密碼卡上設置的算法芯片的數量以及總計算性能；

獲取所述PCI-E密碼卡中各算法占用所述總計算性能的百分比數值；

根據各所述百分比數值以及各所述算法使用頻率計算得到所述預設數量。