[發明專利]基于FPGA的道岔轉轍機工作狀態參數采集裝置及方法在審
| 申請號: | 201710890433.2 | 申請日: | 2017-09-27 |
| 公開(公告)號: | CN107702934A | 公開(公告)日: | 2018-02-16 |
| 發明(設計)人: | 徐志雄;蔡俊濤;袁敏正;張滔;胡錦添 | 申請(專利權)人: | 廣州市光機電技術研究院;廣州地鐵集團有限公司 |
| 主分類號: | G01M99/00 | 分類號: | G01M99/00;G01D21/02 |
| 代理公司: | 廣州市華學知識產權代理有限公司44245 | 代理人: | 黃磊,陳宏升 |
| 地址: | 510663 *** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 fpga 道岔 轉轍機 工作 狀態 參數 采集 裝置 方法 | ||
1.基于FPGA的道岔轉轍機工作狀態參數采集裝置,其特征在于:包括嵌入式主機、狀態傳感器、裝置電源模塊,其中狀態傳感器采集道岔轉轍機的工作狀態信號并傳輸至嵌入式主機,嵌入式主機對接收的道岔轉轍機的工作狀態信號進行處理,最終完成信號的采集以及數據傳輸;裝置電源模塊分別為嵌入式主機、狀態傳感器供電;所述嵌入式主機是基于FPGA設計的,采用條件觸發的方式采集道岔轉轍機整個抄岔過程的狀態數據。
2.根據權利要求1所述基于FPGA的道岔轉轍機工作狀態參數采集裝置,其特征在于:所述嵌入式主機,包括嵌入式主機電源接口、嵌入式主機電源模塊、信號調理模塊、A/D轉換模塊、FPGA核心模塊、網絡通訊模塊、存儲器模塊;其中
信號調理模塊用于完成狀態傳感器電流輸出信號電流-電壓轉換、幅值適配,其輸入端連接到狀態傳感器輸出端,輸出端連接到A/D轉換模塊;
A/D轉換模塊用于完成信號模數轉換,其輸入端信號接入部分連接到信號調理模塊,輸出端連接到FPGA核心模塊;
FPGA核心模塊用于完成信號采集及數據傳輸,FPGA核心模塊配置為并行工作的雙軟核架構,分別連接A/D轉換模塊、網絡通訊模塊、存儲器模塊;
網絡通訊模塊用于與外界通信;
嵌入式主機電源接口的輸入端連接裝置電源模塊,輸出端連接嵌入式主機電源模塊的輸入端;
嵌入式主機電源模塊用于完成電源適配供應,其輸入端與嵌入式主機電源接口連接,輸出端分別與信號調理模塊、A/D轉換模塊、FPGA核心模塊、網絡通訊模塊、存儲器模塊連接,提供對應的適配電源。
3.根據權利要求2所述基于FPGA的道岔轉轍機工作狀態參數采集裝置,其特征在于:所述A/D轉換模塊包括兩片A/D芯片;所述嵌入式主機采用同時并行讀取兩片A/D芯片的A/D數據的方式;同時兩片A/D芯片均為18位精度的同步采集A/D芯片。
4.根據權利要求2所述基于FPGA的道岔轉轍機工作狀態參數采集裝置,其特征在于:所述A/D轉換模塊包括兩片A/D芯片;且將兩片A/D芯片的16位數據輸出總線合并為32位總線。
5.根據權利要求1所述基于FPGA的道岔轉轍機工作狀態參數采集裝置,其特征在于:所述狀態傳感器包括電壓傳感器陣列、電流傳感器陣列、液壓傳感器陣列、電源端子;其中
電壓傳感器陣列用于完成道岔轉轍機的電壓狀態監測,其輸入端連接道岔轉轍機的各個電壓監測點,輸出端連接嵌入式主機的輸入端;
電流傳感器陣列用于完成道岔轉轍機的電流狀態監測,以道岔轉轍機的各個電流監測回路上的電磁信號為輸入,其輸出端連接嵌入式主機的輸入端;
液壓傳感器陣列用于完成道岔轉轍機各液壓狀態監測,以道岔轉轍機各個液壓監測處的壓力為輸入,其輸出端接嵌入式主機的輸入端;
電源端子分別為電壓傳感器陣列、電流傳感器陣列、液壓傳感器陣列的電源輸入端與外部電源輸出端提供連接,其輸入端連接到裝置電源模塊的輸出端,其輸出端分別連接到電壓傳感器陣列、電流傳感器陣列、液壓傳感器陣列的電源輸入端。
6.根據權利要求1所述基于FPGA的道岔轉轍機工作狀態參數采集裝置,其特征在于:所述裝置電源模塊,包括有嵌入式主機電源、狀態傳感器電源;其中
嵌入式主機電源為嵌入式主機供電,其輸入端接市電AC220V,輸出端接嵌入式主機;
狀態傳感器電源為狀態傳感器供電,其輸入端接市電AC220V,輸出端接狀態傳感器。
7.基于FPGA的道岔轉轍機工作狀態參數采集方法,其特征在于,包含以下順序的步驟:
A、狀態傳感器包括電壓傳感器陣列、電流傳感器陣列、液壓傳感器陣列、電源端子;在道岔轉轍機控制機房內的接線架處相應的端子安裝電壓傳感器,相應的導線穿過電流傳感器的電磁感應環,如果道岔轉轍機具有液壓動力部件,則在液壓艙安裝液壓傳感器;
B、狀態傳感器將道岔轉轍機的狀態信號轉化為電流信號輸出;
C、將狀態傳感器輸出的多路電流信號通過信號調理模塊進行電流-電壓轉換、幅值匹配后,由A/D轉換模塊同步轉換為數字信號;
D、嵌入式主機包括嵌入式主機電源接口、嵌入式主機電源模塊、信號調理模塊、A/D轉換模塊、FPGA核心模塊、網絡通訊模塊、存儲器模塊;
FPGA核心模塊的FPGA芯片內配置有兩個軟核,即CPU和CPU_RT;開機后,數字信號由CPU在SDRAM上進行現場暫存,并即時判斷數據是否達到預設的條件,若達到即開始存儲后續數據到SDRAM上的存儲區,然后對后續數據進行即時判斷,如達到預設的結束條件,將結束此次采集存儲;
CPU_RT并行工作,一方面通過網絡通訊模塊向基于定性趨勢分析的道岔狀態感知系統發送“心跳”信號,另一方面監控CPU是否發出發送數據信號,若有信號則馬上把SDRAM上存儲區的數據通過網絡通訊模塊傳送到基于定性趨勢分析的道岔狀態感知系統。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于廣州市光機電技術研究院;廣州地鐵集團有限公司,未經廣州市光機電技術研究院;廣州地鐵集團有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710890433.2/1.html,轉載請聲明來源鉆瓜專利網。





