[發明專利]三維垂直型存儲器電路及位線與字線電壓配置方法

在審

• 申請號: 201710889441.5
• 申請日: 2017-09-27
• 公開（公告）號: CN107644664A
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 雷宇;陳后鵬;李喜;王倩;李曉云;苗杰;宋志棠
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G11C13/00
• 分類號: G11C13/00;G11C7/12;G11C8/08
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 余明偉

1.一種三維垂直型存儲器電路，其特征在于，所述三維垂直型存儲器電路包括：

三維垂直型存儲器，所述三維垂直型存儲器包括在水平方向上與至少一條字線連接、在垂直方向上與至少一條位線連接的至少一個三維垂直型存儲器子陣列，所述三維垂直型存儲器子陣列包括至少一個陣列頁及與所述陣列頁連接的源線，其中，所述陣列頁包括水平方向上的所述字線，垂直方向上通過垂直晶體管與所述位線對應連接的至少一條本地位線，及位于所述字線與所述本地位線交叉點的存儲單元；

與所述字線連接的字線配置模塊，用于根據地址信號選中一字線，以控制選中字線上的待操作存儲單元，實現對其進行讀操作或寫操作；

與所述位線連接的位線配置模塊，用于根據所述地址信號選中一位線，以控制選中位線上的待操作存儲單元，實現對其進行讀操作或寫操作；

同時，在所述待操作存儲單元進行讀操作或寫操作時，所述字線配置模塊對各所述字線進行電壓配置，所述位線配置模塊對各所述位線進行電壓配置，以使所述待操作存儲單元兩端的電壓之差等于讀操作電壓或寫操作電壓，半選通存儲單元兩端的電壓之差等于所述讀操作電壓的一半或所述寫操作電壓的一半。

2.根據權利要求1所述的三維垂直型存儲器電路，其特征在于，所述字線配置模塊包括：

字線譯碼單元，用于接收所述地址信號，并對所述地址信號進行處理，以輸出多路字線控制信號；

字線控制模塊，與所述字線譯碼單元連接，用于根據所述字線譯碼單元輸出的多路字線控制信號控制各所述字線被選中或未被選中，并在讀操作時，使被選中字線接地，未被選中字線接讀不選擇字線電壓；在RESET操作時，使被選中字線接寫操作電壓，未被選中字線接寫不選擇字線電壓；在SET操作時，使被選中字線接地，未被選中字線接寫不選擇字線電壓。

3.根據權利要求2所述的三維垂直型存儲器電路，其特征在于，所述字線控制模塊包括分別與所述字線譯碼單元的多路輸出端及各所述字線一一對應連接的多個字線控制單元，其中，所述字線控制單元包括：

讀/寫不選擇字線電壓電路，連接于所述字線譯碼單元及字線之間，用于在讀操作或寫操作時，將所述未被選中字線置為讀不選擇字線電壓或寫不選擇字線電壓；

字線接地電路，連接于所述字線譯碼單元及所述字線之間，用于在讀操作及SET操作時，將所述被選中字線接地；

字線寫操作電壓電路，連接于所述字線譯碼單元及所述字線之間，用于在RESET操作時，將所述被選中字線置為寫操作電壓。

4.根據權利要求3所述的三維垂直型存儲器電路，其特征在于，所述讀/寫不選擇字線電壓電路包括第一PMOS管，所述第一PMOS管的柵極與所述字線譯碼單元的一路輸出端連接，所述第一PMOS管的源極接讀不選擇字線電壓或寫不選擇字線電壓，所述第一PMOS管的漏極與對應字線連接。

5.根據權利要求3所述的三維垂直型存儲器電路，其特征在于，所述字線接地電路包括第一與門、第一反相器及第一NMOS管，所述第一與門的第一輸入端與所述字線譯碼單元的一路輸出端連接，所述第一與門的第二輸入端與所述第一反相器的輸出端連接，所述第一反相器的輸入端接RESET控制信號，所述第一與門的輸出端與所述第一NMOS管的柵極連接，所述第一NMOS管的源極接地，所述第一NMOS管的漏極與對應字線連接。

6.根據權利要求5所述的三維垂直型存儲器電路，其特征在于，多個所述字線接地電路共用所述第一反相器。

7.根據權利要求3所述的三維垂直型存儲器電路，其特征在于，所述字線寫操作電壓電路包括第二與門及第一傳輸門，所述第二與門的第一輸入端與所述字線譯碼單元的一路輸出端連接，所述第二與門的第二輸入端接RESET控制信號，所述第二與門的輸出端與所述第一傳輸門的控制端連接，所述第一傳輸門的輸入端接寫操作電壓，所述第一傳輸門的輸出端與對應字線連接。