[發明專利]一種四象限三角函數求解器的設計方法

在審

• 申請號: 201710889411.4
• 申請日: 2017-09-27
• 公開（公告）號: CN107608656A
• 公開（公告）日: 2018-01-19
• 發明（設計）人: 季冬冬
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F7/548
• 分類號: G06F7/548
• 代理公司: 濟南信達專利事務所有限公司37100
• 代理人: 闞恭勇

技術領域

本發明涉及FPGA實現技術領域，尤其涉及一種基于CPLD_FPGA的四象限三角函數求解器的設計方法。

背景技術

三角函數求解是非線性系統中經常遇到的運算，在軟件或硬件控制器中通過做查三角函數表、乘法、開方及反三角函數等復雜運算可以求解三角函數，在現有的設計中，三角函數求解有基于CORDIC算法通過數字信號處理器(DSP)實現的，從而應用于信號處理方面，但本技術無法應用于CPLD/FPGA領域；基于CPLD/FPGA實現的CORDIC算法目前主要有三種：第一種方案是在第一象限通過 CORDIC求解三角函數，但只能有效解決第一象限三角函數的問題，處理能力有限；第二種方案通過查找表或近似的方法來求解三角函數，但存在硬件資源消耗多或精度有限的問題，并且數據類型大多為浮點數據結構，同樣存在硬件資源消耗多的問題。第三種方案采用補碼方式實現了CORDIC算法的正余弦函數求解，有效減少了因迭代過程過多而造成的硬件資源消耗過多的問題，但內部數據存在原碼、反碼和補碼的數據轉換，增加了設計復雜度，同時存在數據精度偏低的問題。

發明內容

為了解決以上技術問題，本發明提出了一種基于CPLD_FPGA的四象限三角函數求解器的設計方法。

本發明的目的是基于CORDIC(Coordinate Rotation Digital Computer)算法實現三角函數的快速計算，并利用三角函數轉換關系將三角函數求解拓展到 [-180°，180°]整個平面角內：四象限定點三角函數求解器包括輸入角度象限判斷及轉換模塊、CORDIC三角函數求解模塊及輸出數據處理模塊，首先判斷預求解角所屬象限，并通過三角函數關系將其轉換到第一象限；然后基于CORDIC模塊迭代求解轉換后角度的三角函數值；最后根據三角函數變換規則輸出輸入角對應的三角函數值。同時，該發明采用定點數根據實際情況定制數據位寬，減少了硬件資源消耗。該發明采用參數模塊化設計方法，可以根據需要靈活調整模塊化參數，擴大了應用領域。該發明基于FPGA設計，在線靈活裁減、擴充、升級，適應了目前產品更新速度快的現狀，便于快速驗證。

(1)在已有工程的基礎上，通過FPGA代碼實現四象限定點三角函數求解器的模塊化設計。包括三個基本模塊：輸入角度象限判斷及轉換模塊、CORDIC三角函數求解模塊及輸出數據處理模塊。

(2)在頂層例化三角函數求解器模塊，給定參數：輸入數據位寬和輸出數據位寬，給定求解角，得到三角函數，并應用于其它模塊。

(1)輸入Angle∈[-180°，180°]，通過“輸入角度象限判斷及轉換模塊”判斷所在象限，并基于三角函數變化，將其統一到第一象限。(由于算法限制，CORDIC只能處理0～99°角)

(2)將轉換后的角作為CORDIC求解模塊輸入角，采用旋轉坐標法，忽略向量長度，經過一系列小角度θⁱ＝arctan2^-i的旋轉逐漸逼近實際角度。

(3)將CORDIC求解模塊輸出三角函數值作為輸出數據處理模塊的輸入，根據三角函數轉換規則得到輸出三角函數值。

為求解Angle∈[-180°，180°]整個平面的三角函數值，需要將平面內的所有角統一到第一象限內Angle′∈[0°，90°]，同時輸出象限信息，作為輸出數據處理模塊的輸出信息，本發明所述方法易于硬件實現，基本不造成額外的硬件消耗。

根據實際范圍與精度要求，所有數據采用定制的定點數據結構：“符號位+整數位+小數位”，本發明所采用的定制的定點數據結構在滿足數據精度的情況下，減少了硬件資源消耗。

本發明基于Verilog采用參數模塊化方法，可根據實際需求裁剪參數范圍，應用方便靈活。

本發明的有益效果是