[發明專利]電平轉換電路和應用電平轉換電路的方法

在審

• 申請號: 201710887500.5
• 申請日: 2017-09-26
• 公開（公告）號: CN107623518A
• 公開（公告）日: 2018-01-23
• 發明（設計）人: 紀書江;黃志正;巫朝發
• 申請（專利權）人: 北京集創北方科技股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/00;H03K19/017
• 代理公司: 北京康信知識產權代理有限責任公司11240
• 代理人: 趙囡囡

1.一種電平轉換電路，其特征在于，所述電平轉換電路包括：

第一晶體管，包括源極、漏極及柵極，所述第一晶體管的源極連接于模擬電路電源AVDD，所述第一晶體管的柵極與所述第一晶體管漏極連接；

第二晶體管，包括源極、漏極及柵極，所述第二晶體管的源極連接于所述AVDD，所述第二晶體管柵極與所述第一晶體管柵極相連；

第三晶體管，包括源極、漏極及柵極，所述第三晶體管的漏極連接于所述第一晶體管的漏極，所述第三晶體管的柵極為所述電平轉換電路第一輸入端，用于接收所述電平轉換電路的第一輸入信號；

第四晶體管，包括源極、漏極及柵極，所述第四晶體管的漏極連接于所述第二晶體管的漏極，所述第四晶體管的柵極為所述電平轉換電路第二輸入端，用于接收所述電平轉換電路的第二輸入信號，所述第二晶體管的漏極與所述第四晶體管的漏極共同連接于所述電平轉換電路輸出信號的輸出端；

導通結構，連接于所述第三晶體管與模擬電路電源AVSS之間，用于根據所述輸出端輸出信號的反向信號對所述第一晶體管、所述第三晶體管到所述AVSS的電路是否導通進行控制；

占空比調節結構，連接于所述第四晶體管與所述AVSS之間，用于根據所述輸出端輸出的信號將所述電平轉換電路的占空比調節至預定占空比。

2.根據權利要求1所述的電平轉換電路，其特征在于，所述導通結構包括：

第五晶體管，包括源極、漏極及柵極，所述第五晶體管的漏極連接于所述第三晶體管的源極，所述第五晶體管的源極連接于所述AVSS；

第一反相器，所述第一反相器的輸入端連接于所述第二晶體管的漏極及第四晶體管的漏極，所述第一反相器的輸出端連接于所述第五晶體管的柵極。

3.根據權利要求2所述的電平轉換電路，其特征在于，所述占空比調節結構包括：

第六晶體管，包括源極、漏極及柵極，所述第六晶體管的漏極連接于所述第四晶體管的源極，所述第六晶體管的源極連接于所述AVSS，所述第六晶體管的柵極連接于所述電平轉換電路輸出信號的輸出端。

4.根據權利要求2或3所述的電平轉換電路，其特征在于，還包括：

第二反相器，所述第二反相器的輸入端連接于所述第一反相器的輸出端，所述第二反相器的輸出端替代所述電平轉換電路輸出信號的輸出端。

5.根據權利要求4中所述的電平轉換電路，其特征在于，還包括：

第一屏蔽結構，連接于所述第三晶體管和所述AVSS之間，用于屏蔽所述第三晶體管與所述AVSS之間的通路的干擾。

6.根據權利要求5所述的電平轉換電路，其特征在于，還包括：

第二屏蔽結構，連接于所述第四晶體管和所述AVSS之間，用于屏蔽所述第四晶體管與所述AVSS之間的通路的干擾。

7.根據權利要求5所述的電平轉換電路，其特征在于，所述第一屏蔽結構包括：

第七晶體管，包括源極、漏極及柵極，所述第七晶體管的漏極連接于所述第三晶體管的源極，所述第七晶體管的源極連接于所述AVSS，所述第七晶體管的柵極為所述電平轉換電路第三輸入端，用于接收所述電平轉換電路的所述第一輸入信號。

8.根據權利要求6所述的電平轉換電路，其特征在于，所述第二屏蔽結構包括：

第八晶體管，包括源極、漏極及柵極，所述第八晶體管的漏極連接于所述第四晶體管的源極，所述第八晶體管的源極連接于所述AVSS，所述第八晶體管的柵極為所述電平轉換電路第四輸入端，用于接收所述電平轉換電路的所述第二輸入信號。

9.根據權利要求1至8中任一項所述的電平轉換電路，其特征在于，所述第一晶體管、第二晶體管為P溝道場效應管PMOS管，所述第三、四、五、六、七、八晶體管為N溝道場效應管NMOS管。

10.一種應用權利要求1至9中任一項所述的電平轉換電路的電平轉換方法，其特征在于,包括：

在所述第三晶體管的柵極輸入待進行電平轉換的第一輸入信號；

在所述第四晶體管的柵極輸入待進行電平轉換的所述第一輸入信號的反向第二輸入信號；

在所述第二晶體管的漏極或所述第四晶體管的漏極輸出電平轉換后的輸出信號，其中，所述AVDD為所述電平轉換電路的電源電壓。

11.一種數據傳輸裝置，其特征在于，所述數據傳輸裝置包括權利要求1至9中任一項所述的電平轉換電路。