[發明專利]閃存單元、閃存陣列及其操作方法

有效

• 申請號: 201710885047.4
• 申請日: 2017-09-26
• 公開（公告）號: CN107658301B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 徐濤;李冰寒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11526;G11C16/08
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供了一種閃存單元、閃存陣列及其操作方法，包括：P型襯底內形成有N阱，所述N阱中形成有P型摻雜區，所述P型摻雜區作為第一源極、第二源極和漏極；所述N阱上的柵極結構位于所述第一源極和所述第二源極之間，所述柵極結構具有關于擦除柵對稱的兩個存儲位，每個存儲位均包含了浮柵和字線柵。本發明提供的閃存單元通過漏極夾斷點處熱空穴的碰撞離化產生高能電子甚至熱電子來編程，有利于器件的微縮，達到縮小器件單元面積的目的，并且本發明提供的閃存單元具有專門的擦除柵，可以不在字線柵上加高壓進行擦除，這樣字線柵下面的第二氧化層可以做的很薄，因此讀取電壓可以很小，簡化了讀取電路的設計。

技術領域

本發明涉及半導體制造領域，尤其涉及一種閃存單元、閃存陣列及其操作方法。

背景技術

閃存(flash memory)作為一種集成電路存儲器件，由于其具有電可擦寫存儲信息的功能，而且斷電后存儲的信息不會丟失，因而被廣泛應用于如便攜式電腦、手機、數碼音樂播放器等電子產品中。

一般來講，制造閃存時，必須盡力考慮如何縮小每一存儲單元的大小，然而現有的SST閃存結構通過源端熱電子編程，需要浮柵與漏極具有很大的重疊區域來提供足夠大的耦合系數，只有這樣，編程時加在源極多晶硅上的電壓才能給浮柵提供足夠大的耦合電壓，但是這帶來的弊端是：浮柵與漏極很大的重疊區域不利于閃存的微縮；因此如何在保證芯片性能的同時進一步減小芯片的尺寸是當前亟待解決的問題。

發明內容

本發明的目的在于提供一種閃存單元、閃存陣列及其操作方法，以解決現有技術中閃存單元無法進一步縮小等問題。

為了達到上述目的，本發明提供了一種閃存單元，包括：

P型襯底，所述P型襯底內形成有N阱，所述N阱中形成有P型摻雜區，所述P型摻雜區內形成有兩個源極和位于兩個源極之間的漏極；

位于所述N阱上的柵極結構，所述柵極結構包括擦除柵和關于所述擦除柵對稱的兩個存儲位，每個所述存儲位均包括浮柵和字線柵，每個所述存儲位的浮柵均位于其所在存儲位的字線柵和所述擦除柵之間，每個浮柵均包括浮柵尖端，每個所述浮柵尖端均對準所述擦除柵；

其中，一存儲位，一源極和所述漏極構成一存儲結構，另一存儲位，另一源極和所述漏極構成另一存儲結構；

所述擦除柵與所述P型襯底的N阱之間形成有第一氧化層，每個字線柵均與所述P型襯底的N阱之間形成有第二氧化層；

每個所述浮柵與每個所述字線柵之間形成有浮柵側墻；

可選的，所述擦除柵位于所述漏極上方；

可選的，所述柵極結構位于兩個所述源極之間；

可選的，所述第一氧化層的厚度在80埃-180埃之間，所述第二氧化層的厚度在15埃-35埃之間；

可選的，所述浮柵側墻的最大厚度在80埃-180埃之間；

本發明還提供了一種閃存陣列，所述閃存陣列包括至少一個如所述閃存單元；

可選的，所述閃存陣列包括至少一行和一列，同一行的所有所述閃存單元的漏極相連，同一行的所有所述閃存單元的擦除柵相連，同一列的所有所述閃存單元的所有源極均相連；

可選的，所述閃存陣列的一行包括兩排存儲結構，同一排的所有存儲結構的字線柵均相連；

本發明還提供了一種閃存陣列的編程方法，包括：

選擇需要編程的存儲結構，在其漏極上施加第一負電壓，在其字線柵上施加第二負電壓，其源極和其所在閃存單元的擦除柵接地，所述第一負壓的絕對值大于所述第二負壓的絕對值；

可選的，所述第一負電壓的范圍為-5V至-10V之間；