[發明專利]對芯片進行FPGA原型驗證的方法和裝置

在審

• 申請號: 201710883929.7
• 申請日: 2017-09-26
• 公開（公告）號: CN107766619A
• 公開（公告）日: 2018-03-06
• 發明（設計）人: 耿介
• 申請（專利權）人: 青島海信電器股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 楊澤,劉芳

技術領域

本發明實施例涉及電子技術，尤其涉及一種對芯片進行FPGA原型驗證的方法和裝置。

背景技術

隨著計算機技術和微電子技術的迅速發展，芯片(chip)的應用領域越來越廣泛。芯片是內含集成電路(Integrated Circuit，簡稱IC)的硅片，其體積很小，常常是計算機或其他電子設備的一部分。其中，集成電路就是把一定數量的常用電子元件，如電阻、電容、晶體管等，以及上述電子元件之間的連線，通過半導體工藝集成在一起的具有特定功能的電路。隨著半導體工藝的飛速發展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗的增加又將導致芯片發熱量的增大和可靠性的下降。因此，功耗已經成為集成電路設計中的一個重要考慮因素。為了使產品更具競爭力，對芯片設計的要求已從單純追求高性能、小面積轉為對性能、面積、功耗的綜合要求。

芯片設計通常包括芯片的驗證，芯片的驗證就是驗證所設計的邏輯代碼是否符合預期的要求，是否符合原來定義好的規范。隨著芯片規模的增大，芯片設計中驗證需要的時間越來越長，占整個設計周期的比例越來越大。為了提高驗證速度，出現多種驗證方法。比如動態仿真、靜態檢查、虛擬模型、硬件加速、現場可編程門陣列(Field-Programmable Gate Array，簡稱FPGA)原型驗證等。其中由于FPGA工藝及技術的發展，其速度、容量和密度都大大增加，功耗和成本在不斷的降低，使得基于FPGA的原型驗證得到廣泛的應用。并且，FPGA原型驗證對于普通數字電路中的基本邏輯設計，具有很好的匹配，但是FPGA原型驗證無法對需要進行低功耗控制的數字電路進行很好的驗證。

發明內容

本發明實施例提供一種對芯片進行FPGA原型驗證的方法和裝置，以實現在常規FPGA上模擬集成電路中的電源管理行為，使得FPGA的邏輯行為能夠與集成電路相一致，對芯片設計提供有效參考依據。

第一方面，本發明實施例提供一種對芯片進行FPGA原型驗證的方法，包括：

從芯片的統一電源管理格式UPF文件中提取屬于第一電源管理屬性類的第一UPF指令，所述第一電源管理屬性類包括關斷控制屬性、電源開關屬性和保持寄存器屬性；

根據芯片的寄存器傳輸級RTL文件構建邏輯設計的層次結構；

逐條讀取所述第一UPF指令，在所述層次結構中查找與所述第一UPF指令對應的邏輯單元；

根據所述第一UPF指令的屬性修改所述邏輯單元的RTL代碼，生成FPGA文件，并利用所述FPGA文件對所述芯片進行FPGA原型驗證。

第二方面，本發明實施例提供一種對芯片進行FPGA原型驗證的裝置，包括：

存儲器，用于存儲計算機程序；

處理器，用于執行所述計算機程序，以實現如上述第一方面所述的方法。

第三方面，本發明實施例提供一種計算機存儲介質，包括：所述計算機存儲介質用于存儲計算機程序，所述計算機程序執行時用于實現上述第一方面所述的方法。

本發明實施例對芯片進行FPGA原型驗證的方法和裝置，通過從芯片的UPF文件中提取屬于第一電源管理屬性類的第一UPF指令，該第一電源管理屬性類包括關斷控制屬性、電源開關屬性和保持寄存器屬性，根據芯片的RTL文件構建邏輯設計的層次結構，逐條讀取該第一UPF指令，在該層次結構中查找與該第一UPF指令對應的邏輯單元，根據該第一UPF指令的屬性修改該邏輯單元的RTL代碼，生成FPGA文件，并利用該FPGA文件對所述芯片進行FPGA原型驗證，從而可以在常規FPGA上模擬集成電路中的電源管理行為，使得FPGA的邏輯行為能夠與集成電路相一致，對芯片設計提供有效參考依據。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明對芯片進行FPGA原型驗證的方法實施例一的流程圖；

圖2為本發明對芯片進行FPGA原型驗證的方法施例二的流程圖；

圖3為本發明一種編譯工具下實現對芯片進行FPGA原型驗證方法的示意圖；

圖4為本發明對芯片進行FPGA原型驗證的裝置實施例一的結構示意圖。

具體實施方式