[發明專利]一種低壓差穩壓器

有效

• 申請號: 201710883301.7
• 申請日: 2017-09-26
• 公開（公告）號: CN107621845B
• 公開（公告）日: 2018-09-25
• 發明（設計）人: 黃沫
• 申請（專利權）人: 華南理工大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 廣州駿思知識產權代理有限公司 44425
• 代理人: 吳靜芝

本發明提供一種低壓差穩壓器，包括誤差放大器，其正極輸入端接收參考電壓，負極輸入端與輸出端連接；第二場效應管，其漏極與誤差放大器的輸出端連接，源極通過第二電流源接地，柵極通過第二電流源接地；功率器件，其漏極接入電源電壓，功率器件的源極與第一場效應管的漏極連接，同時分別通過第一電容接地、通過負載電流源接地、通過第三電容、第一電流源接地；第一場效應管，其柵極與第二場效應管的柵極連接，第一場效應管的漏極與功率器件的源極連接，第一場效應管的源極通過第一電流源接地，同時與超級源跟隨器輸入端連接；超級源跟隨器，其輸出端與功率器件的柵極連接，同時通過第二電容接地。

技術領域

本發明涉及低壓差穩壓器，特別是一種高速穩定的低壓差穩壓器。

背景技術

請參閱圖1，其為現有技術的低壓差穩壓器的架構圖。現有技術中的低壓差穩壓器即LDO最基本的LDO架構如圖1所示。對于不確定的輸入(電源電壓VDD)，輸出電壓VO總能保持與參考電壓VREF相等。這是因為VO和VREF接在了一個誤差放大器的兩輸入端。誤差放大器(EA)和整個環路的高增益，使得EA輸入虛短，即VO＝VREF。

當負載電流IL跳變時，為了穩定VO，需要一個較大的輸出電容CO，在LDO環路來不及反應的時候提供IL所需的電流變化。

另一方面，功率器件MP為了提供所需的較大電流，通常需要很大尺寸，EA很難直接驅動，因此EA和MP的中間要加入一級驅動器(BUF)。而EA的輸出，及BUF的輸出，均為高阻，且均有寄生電容，使得LDO環路至少存在三個極點(p_0-2)。為了使這樣的環路穩定，傳統的LDO采用了很大的CO，使得輸出極點p₀頻率很低。但這樣使得LDO的增益帶寬積(GBW)很小，LDO的速度很慢。同時，較大的CO難以片上集成，只能采用片外器件，降低了集成度，特別不能適應當前片上系統(SoC)的發展要求。

請參閱圖2，其為現有的翻轉電壓跟隨器的結構示意圖。為了提升LDO速度，提高集成度，有一種翻轉電壓跟隨器(Flip Voltage Follower，FVF)的結構如圖2所示。該結構在MP的下面加了一個M1管，形成了一個共柵放大器。共柵放大器的輸出接至MP的柵極形成反饋。該結構的反饋路徑較短(僅經過一級共柵放大即反饋至MP的柵極)，且成功的將系統變為了更穩定的兩極點系統(兩極點分別為p₀和p_g)。對于較先進的工藝，MP的柵極寄生電容Cg比較小，因此p_g遠離p₀，系統穩定；但對于不太先進的工藝，p_g不能遠離p₀，導致系統的相位裕度可能較小，仍輸出不穩定，如圖3所示，其為FVF的幅頻響應圖。最惡劣的情況是LDO最大負載電流的情況，此時LDO輸出極點負載阻抗最小，因此p₀與p_g最接近。采用65nm進行仿真，相位裕度為10°。

請參閱圖4，其為超級源跟隨器的示意圖。為了使p_g遠離p₀，可以在MP和共柵放大器輸出之間加入一個超級源跟隨器(Super Source Follower，SSF)：M3和偏置電流源I3構成了一個普通的源跟隨器，加上M4和偏置電流源I4構成了SSF。該SSF能將MP的柵極的阻抗降低至1/(gm3·gm4·rx)(其中gm3-4分別為M3-4的跨導，rx為X點的阻抗)，從而可能使得p_g遠離p₀。因此，期望SSF方案的幅頻響應如圖5，其為SSF的幅頻響應示意圖。但是，該方案同時引入了兩個高頻極點，分別在p_1,2。其中，p₂和p_g是一對復數極點對|p_2,g|。

其中根號內在大部分工藝下<0，因此是復數根。

其中C_X為X點的寄生電容，r₃為M3的電阻。