[發(fā)明專利]一種碳化硅功率器件終端結(jié)構(gòu)及其制作方法

在審

• 申請?zhí)枺?/td>: 201710881586.0
• 申請日: 2017-09-26
• 公開（公告）號: CN107731905A
• 公開（公告）日: 2018-02-23
• 發(fā)明（設(shè)計）人: 劉新宇;王文;湯益丹;張有潤;白云;郭元旭;徐少東;楊成樾
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L29/40
• 分類號: H01L29/40
• 代理公司: 北京匯澤知識產(chǎn)權(quán)代理有限公司11228
• 代理人: 張瑾

1.一種碳化硅功率器件終端結(jié)構(gòu)，其特征在于，包括：

N⁺-SiC襯底；

位于所述N⁺-SiC襯底上的N^--SiC外延層；

位于所述N^--SiC外延層上的P⁺型摻雜區(qū)，以及由部分所述P⁺型摻雜區(qū)刻蝕形成的刻蝕型JTE終端區(qū)域；

在所述刻蝕型JTE終端區(qū)域上形成的場板結(jié)構(gòu)；

覆蓋在所述刻蝕型JTE終端區(qū)域表面的鈍化層；以及

位于所述終端結(jié)構(gòu)頂面的陽極和底面的陰極；

其中，所述場板結(jié)構(gòu)被包含在所述鈍化層之中。

2.根據(jù)權(quán)利要求1所述的終端結(jié)構(gòu)，其特征在于，所述場板結(jié)構(gòu)與所述刻蝕型JTE終端區(qū)域連接并向所述終端結(jié)構(gòu)頂部方向延伸。

3.根據(jù)權(quán)利要求1所述的終端結(jié)構(gòu)，其特征在于，所述場板結(jié)構(gòu)的數(shù)量為3個及以上。

4.根據(jù)權(quán)利要求3所述的終端結(jié)構(gòu)，其特征在于，每個所述場板結(jié)構(gòu)均同時形成且結(jié)構(gòu)相同。

5.根據(jù)權(quán)利要求3所述的終端結(jié)構(gòu)，其特征在于，所述場板結(jié)構(gòu)之間為等距離或不等距離。

6.根據(jù)權(quán)利要求1所述的終端結(jié)構(gòu)，其特征在于，所述刻蝕型JTE終端區(qū)域通過干法刻蝕所述P⁺型摻雜區(qū)得到。

7.根據(jù)權(quán)利要求1所述的終端結(jié)構(gòu)，其特征在于，所述鈍化層為高介電常數(shù)鈍化層。

8.根據(jù)權(quán)利要求7所述的終端結(jié)構(gòu)，其特征在于，所述鈍化層在所述刻蝕型JTE終端區(qū)域上方的厚度均相等。

9.根據(jù)權(quán)利要求7所述的終端結(jié)構(gòu)，其特征在于，所述高介電常數(shù)鈍化層使用Al₂O₃、HfO₂、Ta₂O₅作為高K材料。

10.一種制作根據(jù)權(quán)利要求1所述的終端結(jié)構(gòu)的方法，其特征在于，包括：

步驟一、提供N⁺-SiC襯底，在所述N⁺-SiC襯底上形成N^--SiC外延層；

步驟二、在所述N^--SiC外延層上形成P⁺型摻雜區(qū)；

步驟三、刻蝕所述P⁺型摻雜區(qū)形成刻蝕型JTE終端區(qū)域；

步驟四、在所述刻蝕型JTE終端區(qū)域表面形成多個場板結(jié)構(gòu)；

步驟五、在所述刻蝕型JTE終端區(qū)域表面覆蓋形成鈍化層，所述場板結(jié)構(gòu)被包含在所述鈍化層之中；

步驟六、在所述終端結(jié)構(gòu)的頂面形成陽極，在所述終端結(jié)構(gòu)的底面形成陰極。