[發明專利]應用處理器和包括中斷控制器的集成電路

有效

• 申請號: 201710881552.1
• 申請日: 2017-09-26
• 公開（公告）號: CN108304334B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 樸庭佑
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/24
• 分類號: G06F13/24
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 曾世驍;蘇銀虹

提供了應用處理器和包括中斷控制器的集成電路。一種應用處理器，包括：多個中斷源，被分別分配了多個中斷號；中央處理器(CPU)，被配置為接收中斷請求信號和中斷號信號，并對所述多個中斷源中的至少一個執行中斷處理過程，其中，所述多個中斷源中的所述至少一個與所述中斷號信號相應；中斷控制器包括與系統總線連接的主接口，中斷控制器被配置為基于從所述多個中斷源中的所述至少一個接收到的中斷信號產生所述中斷請求信號和所述中斷號信號，并通過主接口將所述中斷號信號發送到CPU。

本申請要求于2017年1月13日在韓國知識產權局提交的10-2017-0006281號韓國專利申請的權益，所述專利申請的公開通過引用其全部合并于此。

技術領域

本公開涉及了一種實時環境中的應用處理器和集成電路(IC)，更具體地，涉及了一種能夠在中斷處理過程期間減少延遲時間的應用處理器和IC。

背景技術

隨著IC的發展，包括計算機的電子裝置的主流趨勢已經朝向小型化、高可靠性、高速度和低功耗。數字IC(諸如片上系統(SoC))是將具有各種功能的復雜系統集成到單個半導體芯片中的技術。根據將計算機、通信和廣播結合的融合趨勢，針對專用IC(ASIC)和專用標準產品(ASSP)的需求已將向SoC轉移。此外，信息技術(IT)裝置的小型化和減重已經加速了SoC相關業務的發展。

當從中斷源產生中斷信號時，IC的中央處理器(CPU)可執行中斷處理過程。因此，仍需要減少CPU執行中斷處理過程所花費的延遲時間。

發明內容

本公開提供一種包括能夠在中央處理器(CPU)執行中斷處理過程時減少延遲時間的中斷控制器的集成電路(IC)。

根據本公開的一方面，提供了一種應用處理器，包括：多個中斷源，被分別分配了多個中斷號；中央處理器(CPU)，被配置為接收中斷請求信號和中斷號信號，并執對所述多個中斷源中的至少一個執行中斷處理過程，其中，所述多個中斷源中的所述至少一個與所述中斷號信號相應；中斷控制器，包括與系統總線連接的主接口，其中，中斷控制器被配置為基于從所述多個中斷源中的所述至少一個接收到的中斷信號產生所述中斷請求信號和所述中斷號信號，并通過主接口將所述中斷號信號發送到CPU。

根據本公開的另一方面，提供了一種集成電路，包括：第一中斷源，被配置為產生第一中斷信號并具有分配給第一中斷源的第一中斷號；第二中斷源，被配置為產生第二中斷信號并具有分配給第二中斷源的第二中斷號；中斷控制器，包括主接口；與主接口連接的系統總線，其中，中斷控制器被配置為從第一中斷源接收第一中斷信號,從第二中斷源接收第二中斷號，并基于第一中斷信號和第二中斷信號中的至少一個產生中斷請求信號，主接口被配置為向系統總線輸出關于第一中斷號和第二中斷號中的至少一個的中斷號信號。

根據本公開的另一方面，提供了一種應用處理器，所述應用處理器具有通信總線、中斷源、中斷控制器、中央處理器(CPU)和緊耦合存儲器。中斷源產生被傳送到中斷控制器的中斷信號。響應于從中斷源接收到中斷信號，中斷控制器產生與中斷信號相應的中斷請求信號和標識中斷源的中斷號。CPU從中斷控制器接收中斷請求信號和中斷號。緊耦合存儲器存儲由CPU接收的中斷請求信號和中斷號。響應于接收到中斷請求信號，CPU執行以下操作：(1)在緊耦合存儲器中存儲與在由CPU接收中斷請求信號時正被執行的中斷操作有關的數據，(2)通過不使用通信總線的直接通信檢索由緊耦合存儲器存儲的中斷號，(3)通過通信總線將中斷處理命令傳送到中斷源。

附圖說明

通過以下結合附圖的詳細描述，本公開的實施例將被更清楚地理解，其中：

圖1是根據實施例的集成電路(IC)的框圖；

圖2是根據實施例的在IC中包括的中斷控制器的操作的流程圖；

圖3是根據實施例的IC的框圖，該框圖說明中斷控制器的操作；

圖4是根據實施例的在IC中包括的中斷控制器的操作的流程圖；