[發(fā)明專利]一種高效率密鑰流的并行輸出電路

在審

• 申請?zhí)枺?/td>: 201710879395.0
• 申請日: 2017-09-26
• 公開（公告）號: CN107483183A
• 公開（公告）日: 2017-12-15
• 發(fā)明（設計）人: 翟江濤
• 申請（專利權）人: 武漢芯昌科技有限公司
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發(fā)明涉及一種高效率的密鑰流的并行輸出電路，主要是基于數字電路設計此密鑰流輸出方法。

背景技術

加密技術在通信和信息加密與安全等很多的領域的應用日益廣泛，當前廣泛存在的加密方式主要有兩種，單向加密方式和雙向加密方式。雙向加密是加密算法中最常用的，它將明文數據加密為密文數據，可以使用一定的算法將密文解密為明文。雙向加密適合于隱秘通訊，比如，我們在網上購物的時候，需要向網站提交信用卡密碼，我們當然不希望我們的數據直接在網上明文傳送，因為這樣容易被別的用戶竊取，因此，要經過加密以后，再在網絡上傳送，網站接收到密文之后，通過解密算法就可以得到準確信用卡信息。

單向機密剛好相反，只能對數據進行加密，也就是說，沒有辦法對加密以后的數據進行解密。這樣只是存儲自己的信息不過是密文存儲，這樣，即使這些信息被泄露，也不會立即獲得這些信息的真正含義。

在對數據進行加密和解密的過程當中都要由加密算法或者解密算法生成密鑰流，密鑰流數據對密文和明文進行組合運算就可以獲得有效信息。傳統(tǒng)的密鑰傳送方式是通過按bit的串行方式進行傳送，分別與解密端或加密端進行密鑰交互，如圖5所示。批量處理信息能力不強，操作繁瑣，效率較低同時不容易理解等缺點。

發(fā)明內容

本發(fā)明提供了一種高效率密鑰流的并行輸出電路，解決了密鑰輸出位寬單一或多位寬處理低效、兼容性不高、加密算法端與接收端和發(fā)送端繁瑣交互等技術問題。

本發(fā)明的技術解決方案為：

一種高效率密鑰流的并行輸出電路，其特種在于：包括MSB移位寄存器電路、移位寄存器控制電路及記憶存儲電路。加密電路所獲得的密鑰流連接N個D觸發(fā)器組成的串轉并移位寄存器電路的輸入端，移位寄存器控制電路輸出端連接移位寄存器電路輸入端，移位寄存器輸出端和記憶存儲電路輸出端為多位寬密鑰輸出。

上述所述的MSB移位寄存器電路由N個D觸發(fā)器組成，D觸發(fā)器的輸入端為密鑰流源，輸出端為輸出密鑰。

上述所述的移位寄存器控制電路，移位寄存器控制電路由與非門和一個8進制計數器組成。控制電路的輸出端連接到MSB移位寄存器電路的輸入端。

上述所述的記憶存儲電路由一個寄存器和一個2選1選擇器組成。記憶存儲電路的輸入端連接MSB的輸出端和密鑰流源，記憶存儲電路的輸出端為密鑰輸出。

上述MSB移位寄存器電路、移位寄存器控制電路和記憶存儲電路里面的時鐘信號都有輸入時鐘提供。

本發(fā)明的優(yōu)點為：

a）支持集成電路中的復用，并且易于實現；

b）減少了算法端與用戶端之間的繁瑣的交互次數減少了交互時間，較少功耗；

c）減少了與算法端通信的用戶數量，密鑰的計算效率提高；

d）能夠根據需要，通過改變移位寄存器的個數，對電路進行擴展獲得任意位寬的密鑰序列；

e）輸出電路采用數字電路實現，結構簡單。

附圖說明

圖1是本發(fā)明的技術方案示意圖；

圖2為N=8時MSB移位寄存器電路具體實施例示意圖；

圖3為寄存器移位控制電路具體實施例示意圖；

圖4為記憶存儲電路具體實施例示意圖；

圖5為傳統(tǒng)的加密解密結構示意圖；

圖6為運用并行輸出方法的加密解密結構示意圖。

具體實施方式

下面結合附圖對本發(fā)明做進一步的詳細說明。

圖5為傳統(tǒng)的加密解密結構示意圖，即雙向加密方式，雙向加密是加密算法中最常用的，它將明文數據加密為密文數據，可以使用一定的算法將密文解密為明文。雙向加密適合于隱秘通訊，比如，我們在網上購物的時候，需要向網站提交信用卡密碼，我們當然不希望我們的數據直接在網上明文傳送，因為這樣容易被別的用戶竊取，因此，要經過加密以后，再在網絡上傳送，網站接收到密文之后，通過解密算法就可以得到準確信用卡信息。

如圖1-6所示，一種高效率密鑰流的并行輸出電路，包括MSB移位寄存器電路、移位寄存器控制電路及記憶存儲電路；加密電路所獲得的密鑰流連接N個D觸發(fā)器組成的串轉并移位寄存器電路的輸入端，移位寄存器控制電路輸出端連接移位寄存器電路輸入端，移位寄存器輸出端和記憶存儲電路輸出端為多位寬密鑰輸出。MSB移位寄存器電路、移位寄存器控制電路和記憶存儲電路里面的時鐘信號都有輸入時鐘提供。

移位寄存器電路，如圖2。MSB移位寄存器電路由N個D觸發(fā)器組成，D觸發(fā)器的輸入端為密鑰流源，輸出端為輸出并行密鑰M[8]~M[1]。