[發明專利]現場可編程門陣列及其指令解碼方法

有效

• 申請號: 201710876847.X
• 申請日: 2017-09-25
• 公開（公告）號: CN107621948B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 趙世赟;傅啟攀
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 深圳市智圈知識產權代理事務所(普通合伙) 44351
• 代理人: 周獻

本發明實施例提供一種現場可編程門陣列及其指令解碼方法，屬于現場可編程門陣列技術領域。該現場可編程門陣列包括控制電路，還包括若干個接口轉換器、仲裁器及包處理器，其中：該接口轉換器的輸入端用于接收包含指令的數據，該接口轉換器的輸出端連接該仲裁器的輸入端；該仲裁器的輸出端連接包處理器的輸入端；該包處理器的輸出端連接該控制電路的輸入端。該現場可編程門陣列的指令解碼方法包括：接收包含指令的數據；將該包含指令的數據轉換成相同預設格式的指令數據包；選用與該預設格式對應的解碼規則解析該指令數據包中包含的指令；執行解析的該指令。本發明可以降低現場可編程門陣列的應用難度，提高FPGA的適用性并降低FPGA的成本。

技術領域

本發明涉及現場可編程門陣列技術領域，特別是涉及一種現場可編程門陣列及其指令解碼方法。

背景技術

現場可編程門陣列(FPGA：Field－Programmable Gate Array)的規模越來越大，功能越來越多，指令集越來越復雜，對FPGA的指令解碼提出了更高的要求，在眾多FPGA指令解碼方法中，接口指令直接解碼的解碼方法，與其它FPGA解碼方法相比，以其簡單性和直觀性，得到了廣泛的應用，成為了業界主流的FPGA指令解碼方法。

圖1為傳統的接口指令直接解碼的現場可編程門陣列的結構示意圖，如圖1所示，傳統的接口指令直接解碼的解碼方法，用戶端的各個接口需要根據FPGA的指令集分別定義一套指令格式，指令通過各個接口的指令格式發送給FPGA，FPGA對應每個接口都有一個解碼器，對每個接口的指令進行解碼。FPGA通過預先設定的仲裁機制，將優先級最高的解碼后的命令發送給FPGA的控制電路，對FPGA進行指令指定的操作。

通過傳統技術設計的現場可編程門陣列FPGA需要用戶方設備的接口根據輸出指令的格式做適配，以使得指令輸出的格式與FPGA端解碼器可解碼的格式相同，但是隨著FPGA的功能越來越多，FPGA的接口種類越來越多，接口協議越來越復雜，FPGA中與特定指令對應的解碼器也越來越多，需要給用戶方設備的各種接口定義新的指令格式，大大增加了現場可編程門陣列應用的復雜度，同時FPGA需要對應每個接口實現一個解碼器功能，FPGA的成本也顯著增加。

發明內容

本發明實施例提供一種現場可編程門陣列及其指令解碼方法，可以降低現場可編程門陣列的應用難度，提高FPGA的適用性并降低FPGA的生產成本。

本發明解決上述技術問題所采用的技術方案如下：

根據本發明的一個方面提供的一種現場可編程門陣列，包括控制電路，還包括若干個接口轉換器、仲裁器及包處理器，其中：

該接口轉換器的輸入端用于接收包含指令的數據，該接口轉換器的輸出端連接該仲裁器的輸入端；

該仲裁器的輸出端連接該包處理器的輸入端；

該包處理器的輸出端連接該控制電路的輸入端。

在其中的一個實施例中，該接口轉換器還用于將該數據轉換為指令數據包，該接口轉換器的輸出端用于將該指令數據包發送給該仲裁器；

該仲裁器用于將接收到的該指令數據包按照與該指令數據包對應的優先級，將該指令數據包依次發送給該包處理器；

該包處理器用于解析該指令數據包中的指令，并將解析的該指令發送給控制電路。

在其中的一個實施例中，該指令數據包的格式與該包處理器能夠處理的數據包的格式相同。

在其中的一個實施例中，該接口轉換器的個數與接收包含該指令的數據的接口個數相同，每個接收該數據的接口中均設有一個該接口轉換器。

根據本發明的另一個方面提供的一種現場可編程門陣列的指令解碼方法，該方法包括：

接收包含指令的數據；