[發(fā)明專利]一種基于等效時間序列采樣的步長時間校正方法及裝置

有效

• 申請?zhí)枺?/td>: 201710874969.5
• 申請日: 2017-09-25
• 公開（公告）號: CN107678333B
• 公開（公告）日: 2020-03-31
• 發(fā)明（設(shè)計）人: 蔡波;朱玉玉
• 申請（專利權(quán)）人: 西南科技大學(xué)
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京青松知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 11384
• 代理人: 鄭青松

本發(fā)明的實施例公開一種基于等效時間序列采樣的步長時間校正方法及裝置，所述基于等效時間序列采樣的步長時間校正方法包括：接收當(dāng)前采樣周期的驅(qū)動脈沖信號，獲取用于對等效時間序列采樣進行控制的數(shù)字時延芯片的總延遲時間；統(tǒng)計所述數(shù)字時延芯片的總延遲時間步長數(shù)，計算所述總延遲時間與所述總延遲時間步長數(shù)的商，得到校正步進延遲時間；按照所述校正步進延遲時間校正當(dāng)前采樣周期采樣的各采樣信號的延遲時間步長，并依據(jù)校正延遲時間步長的各采樣信號進行信號重構(gòu)。應(yīng)用本發(fā)明，可以提升等效時間序列采樣精度、提高信號重構(gòu)質(zhì)量。

技術(shù)領(lǐng)域

本發(fā)明涉及時間步長校正技術(shù)，尤其涉及一種基于等效時間序列采樣的步長時間校正方法及裝置。

背景技術(shù)

等效時間序列采樣，是指對于周期性信號或可重現(xiàn)信號，在信號的每一個周期上或者每隔整數(shù)周期上取出一個采樣點，由取出的采樣點按照一定的規(guī)律重構(gòu)組成一個復(fù)現(xiàn)信號，新組成的復(fù)現(xiàn)信號的形狀與原來信號的形狀相似，并在時間刻度上比原信號增長了若干倍，從而實現(xiàn)利用較低的實時采樣速率獲取較高等效采樣速率，將高頻、快速的重復(fù)信號轉(zhuǎn)換為低頻、慢速的信號。

等效時間序列采樣也稱為變換采樣，包括序列變換采樣和隨機變換采樣，在采樣中，通常采用步進采樣的方法，即在時間序列采樣中，相鄰兩個采樣點沿著時間軸的正方向移動，當(dāng)前采樣觸發(fā)點的時間距離上一次采樣觸發(fā)點的時間有一個步進延遲時間，每次采樣延續(xù)的時間為延遲時間步長，即當(dāng)前的延遲時間步長相對于上一次的延遲時間步長，長一步進延遲時間，其中，步進延遲時間一般由數(shù)字時延芯片來實現(xiàn)時間序列延遲控制。

目前的時間序列延遲控制技術(shù)主要包括：基于時鐘的計數(shù)技術(shù)、直接頻率合成(DDFS)技術(shù)、電路延時單元、延遲線技術(shù)以及斜波發(fā)生器技術(shù)等，并利用全數(shù)字延時鎖相環(huán)PLL進行鎖相環(huán)控制，從而實現(xiàn)時間序列延遲控制。但現(xiàn)有基于時間序列延遲控制的等效時間序列采樣，由于不同的時間序列延遲控制元器件，其外接電阻、電容等組成的延遲電路在外部環(huán)境溫度及器件參數(shù)變化時，其用于控制前后采集的步進延遲時間會產(chǎn)生一定的差異，從而導(dǎo)致等效時間序列采樣得到的采樣信號點之間的步進延遲時間發(fā)生變化，使得實際延遲時間步長對應(yīng)的采樣時間點與理論延遲時間步長對應(yīng)的采樣時間點不相一致(發(fā)生偏移)，最終導(dǎo)致重構(gòu)的復(fù)現(xiàn)信號的形狀與原來信號的形狀不相似，實現(xiàn)的信號重構(gòu)質(zhì)量較低、等效時間序列采樣精度不高，而目前還沒有提出針對數(shù)字時延芯片參數(shù)變化導(dǎo)致延遲步長變化而影響信號重構(gòu)精度的技術(shù)方案。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實施例提供一種基于等效時間序列采樣的步長時間校正方法及裝置，能夠提升等效時間序列采樣精度、提高信號重構(gòu)質(zhì)量。

第一方面，本發(fā)明實施例提供一種基于等效時間序列采樣的步長時間校正方法，包括：

接收當(dāng)前采樣周期的驅(qū)動脈沖信號，獲取用于對等效時間序列采樣進行控制的數(shù)字時延芯片的總延遲時間；

統(tǒng)計所述數(shù)字時延芯片的總延遲時間步長數(shù)，計算所述總延遲時間與所述總延遲時間步長數(shù)的商，得到校正步進延遲時間；

按照所述校正步進延遲時間校正當(dāng)前采樣周期采樣的各采樣信號的延遲時間步長，并依據(jù)校正延遲時間步長的各采樣信號進行信號重構(gòu)。

較佳地，所述方法還可以包括：

調(diào)整所述數(shù)字時延芯片的參數(shù)，使得所述數(shù)字時延芯片控制的下一采樣周期的步進延遲時間為所述校正步進延遲時間。

較佳地，所述獲取用于對等效時間序列采樣進行控制的數(shù)字時延芯片的總延遲時間包括：

利用所述時間測量芯片，分別對數(shù)字時延芯片的起始延遲時間步長和終止延遲時間步長進行測量；

計算測量得到的終止延遲時間步長與起始延遲時間步長的差，得到總延遲時間。

較佳地，所述獲取用于對等效時間序列采樣進行控制的數(shù)字時延芯片的總延遲時間包括：