[發(fā)明專利]一種基于FPGA的EBR1553總線協(xié)議實(shí)現(xiàn)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201710864632.6
• 申請(qǐng)日: 2017-09-22
• 公開(kāi)（公告）號(hào): CN107579894B
• 公開(kāi)（公告）日: 2020-03-20
• 發(fā)明（設(shè)計(jì)）人: 何建樑;陳卓;張澤渺
• 申請(qǐng)（專利權(quán)）人: 成都旋極歷通信息技術(shù)有限公司
• 主分類號(hào): H04L12/40
• 分類號(hào): H04L12/40;H04L12/24;H04L12/26
• 代理公司: 成都九鼎天元知識(shí)產(chǎn)權(quán)代理有限公司 51214
• 代理人: 胡川

本發(fā)明公開(kāi)了一種基于FPGA的EBR1553總線協(xié)議實(shí)現(xiàn)裝置。其包括主機(jī)接口模塊、BM記錄模塊、調(diào)度模塊、消息發(fā)送控制模塊、消息處理模塊、邏輯集線控制模塊、編碼模塊和解碼模塊。這些模塊完全通過(guò)FPGA內(nèi)部邏輯來(lái)實(shí)現(xiàn)EBR1553規(guī)定的BC、31個(gè)RT和BM功能且可綜合的協(xié)議棧。通過(guò)上述方式，本發(fā)明能夠使用FPGA實(shí)現(xiàn)多功能EBR1553協(xié)議棧，以降低仿真和測(cè)試的成本和復(fù)雜度。

技術(shù)領(lǐng)域

本發(fā)明涉及總線通信、仿真和測(cè)試技術(shù)領(lǐng)域，特別是涉及一種基于FPGA的EBR1553總線協(xié)議實(shí)現(xiàn)裝置。

背景技術(shù)

為了適應(yīng)航空電子復(fù)雜度增加、實(shí)時(shí)性提升、傳輸速率提高等需求，美國(guó)SAE組織在MIL-STD-1553B標(biāo)準(zhǔn)的基礎(chǔ)上制定了EBR1553總線協(xié)議。該總線協(xié)議使用星形拓?fù)洌捎昧薓IL-STD-1553B消息的子集，同樣由BC(總線控制器)、RT(遠(yuǎn)程終端)和BM(總線監(jiān)控)組成。目前EBR1553協(xié)議棧產(chǎn)品功能均只能實(shí)現(xiàn)單功能，即分時(shí)實(shí)現(xiàn)BC、數(shù)量有限的RT和BM中的一種功能。在實(shí)際的總線仿真和測(cè)試過(guò)程中，使用單功能EBR1553協(xié)議棧產(chǎn)品則需要按照EBR1553的星形拓?fù)浣Y(jié)構(gòu)搭建復(fù)雜的網(wǎng)絡(luò)環(huán)境，增加了仿真和測(cè)試的成本和復(fù)雜度，并降低效率。

發(fā)明內(nèi)容

本發(fā)明主要解決的技術(shù)問(wèn)題是提供一種基于FPGA的EBR1553總線協(xié)議實(shí)現(xiàn)裝置，能夠使用FPGA實(shí)現(xiàn)多功能EBR1553協(xié)議棧，以降低仿真和測(cè)試的成本和復(fù)雜度。

為解決上述技術(shù)問(wèn)題，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種基于FPGA的EBR1553總線協(xié)議實(shí)現(xiàn)裝置，包括主機(jī)接口模塊、BM記錄模塊、調(diào)度模塊、消息發(fā)送控制模塊、消息處理模塊、邏輯集線控制模塊、編碼模塊和解碼模塊；所述編碼模塊用于將EBR1553消息字由并行通信轉(zhuǎn)換為串行通信，并將所述EBR1553消息字由單極性不歸零碼轉(zhuǎn)換為單極性曼切斯特碼得到數(shù)據(jù)流，將編碼后的數(shù)據(jù)流通過(guò)RT接口向外發(fā)送，其中，所述RT接口的數(shù)量為31個(gè)；所述解碼模塊用于檢測(cè)所述編碼模塊當(dāng)前處于發(fā)送使能狀態(tài)還是發(fā)送禁止?fàn)顟B(tài)，在所述編碼模塊處于發(fā)送使能狀態(tài)時(shí)，接收所述編碼模塊編碼后的內(nèi)部數(shù)據(jù)流，在所述編碼模塊處于發(fā)送禁止?fàn)顟B(tài)時(shí)，接收來(lái)自RT接口的外部數(shù)據(jù)流，以及判斷所述內(nèi)部數(shù)據(jù)流或外部數(shù)據(jù)流是否為合法的EBR1553消息字，在所述內(nèi)部數(shù)據(jù)流或外部數(shù)據(jù)流為合法的EBR1553消息字時(shí)，將所述內(nèi)部數(shù)據(jù)流或外部數(shù)據(jù)流由單極性曼切斯特碼轉(zhuǎn)換為單極性不歸零碼得到EBR1553消息字，并將EBR1553消息字由串行通信轉(zhuǎn)換為并行通信后上傳至所述邏輯集線控制模塊；所述邏輯集線控制模塊用于確定所述消息發(fā)送控制模塊當(dāng)前發(fā)送的消息字的類型，在當(dāng)前發(fā)送的消息字屬于BC消息時(shí)，控制所述編碼模塊將消息字發(fā)送至RT接口，在當(dāng)前發(fā)送的消息字屬于RT消息時(shí)，則根據(jù)當(dāng)前的RT接口映射表發(fā)送數(shù)據(jù)字和狀態(tài)字至對(duì)應(yīng)RT接口，以及還用于實(shí)時(shí)監(jiān)聽(tīng)所述解碼模塊上傳的EBR1553消息字，根據(jù)當(dāng)前的RT接口映射表接收對(duì)應(yīng)RT接口的EBR1553消息字，在接收到的EBR1553消息字的命令字或狀態(tài)字中RT接口地址非法時(shí)，則丟棄EBR1553消息字，并在丟棄一個(gè)以上對(duì)應(yīng)RT接口的EBR1553消息字時(shí)，將丟棄的EBR1553消息字上傳至所述消息處理模塊，在接收到的EBR1553消息字的命令字中RT接口地址字段為0時(shí)，將命令字中的RT接口地址修改為當(dāng)前RT接口地址后上傳至消息處理模塊；所述消息處理模塊用于根據(jù)當(dāng)前接收狀態(tài)機(jī)判斷當(dāng)前接收到的EBR1553消息字是否屬于8種合法類型的當(dāng)前需要接收的預(yù)設(shè)消息字，如果屬于預(yù)設(shè)消息字，則根據(jù)預(yù)設(shè)消息字的類型通知主機(jī)接口模塊完成待發(fā)送消息字更新或向調(diào)度模塊發(fā)送啟動(dòng)發(fā)送申請(qǐng)，以及緩存所述邏輯集線控制模塊上傳的EBR1553消息字，并將緩存的EBR1553消息字上傳至BM記錄模塊；所述調(diào)度模塊用于接收來(lái)自消息處理模塊和主機(jī)的啟動(dòng)發(fā)送申請(qǐng)，并根據(jù)所述啟動(dòng)發(fā)送申請(qǐng)確定當(dāng)前需要發(fā)送的消息字的類型，當(dāng)需要發(fā)送BC消息時(shí)，通過(guò)所述主機(jī)接口模塊將BC消息寫(xiě)入所述消息發(fā)送控制模塊，并向所述消息發(fā)送控制模塊發(fā)送啟動(dòng)發(fā)送命令，當(dāng)需要發(fā)送RT消息時(shí)，如果內(nèi)部的RT使能寄存器中RT地址和子地址處于使能狀態(tài)，則自動(dòng)向所述消息發(fā)送控制模塊發(fā)送啟動(dòng)發(fā)送命令；所述消息發(fā)送控制模塊用于緩存來(lái)自主機(jī)接口模塊的BC消息和RT消息，并根據(jù)所述啟動(dòng)發(fā)送命令通知所述邏輯集線控制模塊當(dāng)前發(fā)送的消息為BC消息還是RT消息；所述BM記錄模塊用于對(duì)EBR1553消息字進(jìn)行打包和緩存，并在打包的EBR1553消息字中增加時(shí)標(biāo)信息和狀態(tài)信息，并通過(guò)所述主機(jī)接口模塊通知主機(jī)讀取消息包；所述主機(jī)接口模塊用于與主機(jī)建立通信連接，以使得主機(jī)完成消息包的讀取和寫(xiě)入。