[發明專利]一種延時隔離輸出裝置及其消除尖峰的方法

在審

• 申請號: 201710851897.2
• 申請日: 2017-09-19
• 公開（公告）號: CN107659140A
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 曹驥;陸劍波
• 申請（專利權）人: 杭州可靠性儀器廠
• 主分類號: H02M1/44
• 分類號: H02M1/44
• 代理公司: 杭州天正專利事務所有限公司33201
• 代理人: 王兵,黃美娟

技術領域

本發明涉及一種延時隔離輸出裝置及其消除尖峰的方法。

背景技術

目前，實現電源等的輸出與負載物理隔離且可程控接通與斷開一般通過在電源的輸出端增加可程控的電磁繼電器實現，但電磁繼電器在有較大電流流過時接通和斷開都會產生較大的電磁干擾(以下簡稱EMI)尖峰，該尖峰會影響其他路電源的輸出，破壞整個系統的穩定性，降低了系統的可靠性。同時當電磁繼電器切斷的是交流電源時，在電磁繼電器未接通的情況下輸出端會存在一定的通過電磁繼電器耦合過來的交流電壓。

發明內容

為了解決上述問題，本發明提出了一種能實現輸出與外部負載物理隔離，可程控接通與斷開，且可流過較大的電流。對于交流的電源或信號在裝置未接通時也可抑制耦合過來的交流電壓、可用在交直流電源測試系統、電機測試系統等外部負載需要物理隔離、需要程控且流過較大電流的延時隔離輸出裝置及其消除尖峰的方法。

本發明所述的一種延時隔離輸出裝置，其特征在于：包括外殼、MOS FET半導體繼電器、電磁繼電器、數字信號控制器以及供電電源，所述MOS FET半導體繼電器G1、電磁繼電器G2、數字信號控制器DSC以及供電電源均設置在外殼內腔，所述MOS FET半導體繼電器與電磁繼電器串聯，其中所述MOS FET半導體繼電器的交流電輸入引腳從外殼引出作為與外部交流電電連的整個裝置的電流輸入端口，所述電磁繼電器的交流電輸出引腳從外殼引出作為整個裝置的電流輸出端口；

所述數字信號控制器上設有用于接收電平信號的電平信號輸入端、用于接收外部串口信息的通訊串口、用于與MOS FET半導體繼電器相連的第一信號輸出端以及用于與電磁繼電器電連的第二信號輸出端，所述數字信號控制器的第一信號輸出端、第二信號輸出端分別通過數字信號控制電路與對應的所述MOS FET半導體繼電器的第一信號輸入引腳、所述電磁繼電器的第二信號輸入引腳電連；

所述供電電源均為直流供電電源，包括兩個12V的第一供電電源和一個5V的第二供電電源，兩個所述第一供電電源的輸電端分別與所述MOS FET半導體繼電器的第一供電引腳、電磁繼電器的第二供電引腳電連，實現對MOS FET半導體繼電器、電磁繼電器的12V供電；所述第二供電電源的輸電端與所述數字信號控制器的第三供電引腳電連，實現對數字信號控制器的5V供電。

所述數字信號控制電路包括用于控制MOS FET半導體繼電器的第一控制電路以及用于控制電磁繼電器的第二控制電路，其中所述第一控制電路包括第二電阻、第一NPN三極管以及若干導線，所述數字信號控制器的第一信號輸出端、第二電阻、第一NPN三極管以及MOS FET半導體繼電器的第一信號輸入引腳通過相應的導線串聯，其中第二電阻與第一NPN三極管的B極電連，第一NPN三極管的C極與所述MOS FET半導體繼電器的第一信號輸入引腳電連，所述第一NPN三極管的E極+12V接地；MOS FET半導體繼電器的第一供電引腳與第一套第一供電電源DC1電連，實現對MOS FET半導體繼電器的+12V供電；

所述第二控制電路包括第五電阻、第二NPN三極管、整流二極管以及若干導線，所述數字信號控制器的第二信號輸出端、第五電阻、第二NPN三極管通過相應的導線串聯，其中第五電阻與第二NPN三極管的B極電連，第二NPN三極管的C極分成兩路，其中一路與所述電磁繼電器的第二信號輸入引腳電連，另一路與整流二極管串聯后并入電磁繼電器的第二供電引腳，其中整流二極管的正極與第二NPN三極管的C極電連；所述第二NPN三極管的E極+12V接地；電磁繼電器的第二供電引腳與第二套第一供電電源電連，實現對電磁繼電器的供電。

MOS FET半導體繼電器以及所述電磁繼電器的后端配有分別配有用于對其后端交流電源吸收的第一吸收電路和第二吸收電路，所述第一吸收電路并聯在MOS FET半導體繼電器的第一信號傳輸引腳與電磁繼電器的第二信號傳輸引腳之間的導線上，所述第二吸收電路并聯在電磁繼電器的交流電輸出引腳處；所述第一吸收電路包括第三電阻和第一電容，所述第三電阻、所述第一電容并聯，其中一端共同連入MOS FET半導體繼電器的第一信號傳輸引腳與電磁繼電器的第二信號傳輸引腳之間的導線上，另一端共同接地；所述第二吸收電路包括第四電阻和第二電容，所述第四電阻和所述第二電容并聯，其中一端共同連入電磁繼電器的交流電輸出引腳處，另一端共同接地。