[發明專利]在JTAG接口中的組合串行和并行測試訪問端口選擇

有效

• 申請號: 201710847649.0
• 申請日: 2017-09-19
• 公開（公告）號: CN109425824B
• 公開（公告）日: 2021-02-12
• 發明（設計）人: V·N·斯里尼瓦桑;M·沙瑪
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

本申請涉及在JTAG接口中的組合串行和并行測試訪問端口選擇。電路用于將測試訪問端口(TAP)信號耦合到集成電路封裝中的聯合測試動作組(JTAG)接口。nTRST引腳接收測試復位信號，TMS引腳接收測試模式選擇信號，測試用測試訪問端口(TAP)具有測試復位信號輸入和測試模式選擇信號輸入，以及調試用測試訪問端口(TAP)具有耦合到nTRST引腳的測試復位信號輸入和耦合到TMS引腳的測試模式選擇信號輸入。反相器具有耦合到nTRST引腳的輸入和耦合到測試用TAP的測試復位信號輸入的輸出，并且與門具有耦合到反相器的輸出的第一輸入、耦合到TMS引腳的第二輸入、以及耦合到測試用TAP的測試模式選擇輸入的輸出。

技術領域

本公開涉及根據IEEE 1149.1標準的聯合測試行動組(JTAG)測試或接口的領域，并且尤其涉及符合此標準但減少所使用的引腳數量并且減少延遲的設備特定功能性。

背景技術

JTAG是用于IEEE 1149.1標準的名稱，其題為針對用于測試印刷電路板(PCB)和微處理器的測試訪問端口(TAP)的標準測試訪問端口和邊界掃描架構。縮寫JTAG代表聯合測試行動組——制定IEEE1149.1標準的個體組織的名稱。

由JTAG所提供的功能性是向PCB和微處理器提供調試訪問和邊界掃描測試的功能性以及提供PCB和微處理器的調試訪問和邊界掃描測試的功能性。由調試工具使用調試訪問來訪問芯片的內部，從而使其資源和功能性可用和可修改，例如寄存器、存儲器和系統狀態。因此，可以使用調試訪問來測試芯片本身的功能。由硬件測試工具使用邊界掃描測試來測試芯片與印刷電路板(PCB)上的其他器件的物理連接。因此，可以使用邊界掃描測試來測試芯片和其他器件之間的正確的電連接。

調試功能在某些情況下可以利用一個TAP，而邊界掃描功能則利用另一個TAP。然而，這可能需要使用額外的引腳來在它們之間進行選擇，這高于JTAG標準所要求的最小值，這在某些場景中可能是不期望的。

在一些實例中，邊界掃描功能TAP和調試功能TAP二者可以串行連接。然而，這可能導致在邊界掃描測試期間的延遲增加，這可能是不期望的。

因此，需要在實現JTAG接口的硬件中的進一步開發。

發明內容

提供本發明內容來介紹下面在詳細描述中進一步描述的概念的選擇。本發明內容并非旨在標識所要求保護的主題的關鍵或基本特征，也不旨在用于幫助限制所要求保護的主題的范圍。

本文所公開的是一種用于將測試訪問端口(TAP)信號耦合到集成電路封裝中的聯合測試動作組(JTAG)接口的電路。該電路包括被配置為接收測試復位信號的nTRST引腳、被配置為接收測試模式選擇信號的TMS引腳、具有測試復位信號輸入和測試模式選擇信號輸入的測試用測試訪問端口(TAP)、以及具有耦合到nTRST引腳的測試復位信號輸入和耦合到TMS引腳的測試模式選擇信號輸入的調試用測試訪問端口(TAP)。電路還包括反相器和與門，所述反相器具有耦合到nTRST引腳的輸入和耦合到測試用TAP的測試復位信號輸入的輸出，所述與門具有耦合到反相器的輸出的第一輸入、耦合到TMS引腳的第二輸入和耦合到測試用TAP的測試模式選擇輸入的輸出。

當測試復位信號為生效(低電平激活，因此生效為邏輯0)時，選擇測試用TAP并將調試用TAP置于復位模式，并根據測試模式選擇信號控制測試用TAP操作。

當測試復位信號為無效(低電平激活，因此無效為邏輯1)時，選擇調試用TAP并將測試用TAP置于復位模式，并根據測試模式選擇信號控制調試用TAP操作。

該電路否則將包括用于接收TAP選擇信號的TAPSEL引腳，但是改為通過不包括TAPSEL引腳而將其總引腳數減少一個。

該電路否則將包括用于接收TAP選擇信號的TAPSEL引腳，但是改為具有通用輸入輸出引腳。