[發明專利]半導體結構及其形成方法

有效

• 申請號: 201710844212.1
• 申請日: 2017-09-19
• 公開（公告）號: CN107611127B
• 公開（公告）日: 2018-12-04
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供了一種半導體結構及其形成方法。在具有通道的前端結構上形成絕緣層，通道中形成渠道沉積物，刻蝕絕緣層形成接觸窗，接觸窗暴露出渠道沉積物，接觸窗靠近渠道沉積物的一端的尺寸小于接觸窗遠離渠道沉積物的一端的尺寸，在接觸窗中形成后端金屬層。相比現有技術，本發明中縮小了通道的深度，同時通過設置接觸窗彌補了通道縮小的尺寸，由此使得位于通道中的渠道沉積物的高度變低，降低了工藝難度，避免渠道沉積物中空隙的形成，降低了渠道沉積物阻值。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構及其形成方法。

背景技術

高深寬比的接觸窗制程對于后制程金屬沉積是一項挑戰，尤其是金屬層接觸窗結構。隨著動態隨機存取存儲器件(Dynamic Random Access Memory，DRAM)制程不斷微縮，必須增加電容高度已達到所需的電容量。但此結構也同步的增加金屬層接觸窗結構的縱向連接高度。

目前鎢化學氣相沉積工藝等沉積工藝普遍用于DRAM中的金屬層接觸窗結構的孔填充，主要用以連接后端金屬層與前端結構中的位線或連接其他上下層金屬層。

在現有技術中，隨著DRAM技術不斷微縮，制作高深寬比的電容結構的同時，往往也需要在單元區域之外制作更大高深寬比的金屬層接觸窗結構，這對于填孔沉積是極大挑戰。當金屬層接觸窗結構出現填孔空隙(key hole)問題，將造成連接線的阻值偏高、訊息傳遞速度延遲以及產品可靠性的降低。

發明內容

本發明的目的在于提供一種半導體結構及其形成方法，改善高深寬比金屬層接觸窗結構的沉積效果，降低通道連接阻值。

為解決上述技術問題，本發明提供一種半導體結構的形成方法，包括：

提供一前端結構，所述前端結構包括一介質層，所述介質層中形成有若干貫穿所述介質層的通道；

在所述通道中形成渠道沉積物；

在所述前端結構上形成絕緣層；

刻蝕所述絕緣層形成接觸窗，所述接觸窗具有底部延伸孔，暴露出所述渠道沉積物的至少部分區域，所述接觸窗的所述底部延伸孔的尺寸小于所述接觸窗遠離所述渠道沉積物的頂開口尺寸；以及

在所述接觸窗中形成后端金屬層。

可選的，對于所述的半導體結構的形成方法，所述前端結構還包括電容結構，所述介質層上表面不高于所述電容結構的上極板，所述接觸窗還暴露出所述電容結構的上極板。

可選的，對于所述的半導體結構的形成方法，在所述通道中形成渠道沉積物的步驟包括：

在所述前端結構上沉積連接材料層，所述連接材料層包含所述渠道沉積物，以填充滿所述通道；以及

研磨所述渠道沉積物材料層至暴露出所述電容結構和所述介質層，以形成所述渠道沉積物。

可選的，對于所述的半導體結構的形成方法，刻蝕所述絕緣層形成接觸窗的步驟包括：

在所述絕緣層上和所述接觸窗中形成掩膜層；

所述掩膜層暴露出所述接觸窗的上沿及其周圍部分絕緣層；

以所述掩膜層為掩膜刻蝕所述絕緣層，以形成所述底部延伸孔，遠離所述接觸窗的所述頂開口。

可選的，對于所述的半導體結構的形成方法，在所述通道中形成所述渠道沉積物之后，在所述前端結構上形成所述絕緣層之前，還包括：

在形成有渠道沉積物的前端結構上形成一層刻蝕停止層。

可選的，對于所述的半導體結構的形成方法，所述掩膜層為厚度為400-1000nm的多層光刻膠，所述多層光刻膠的上層為黃光層光刻膠。