[發(fā)明專利]FPGA程序在線更新電路

在審

• 申請?zhí)枺?/td>: 201710835513.8
• 申請日: 2017-09-15
• 公開（公告）號: CN107797816A
• 公開（公告）日: 2018-03-13
• 發(fā)明（設(shè)計(jì)）人: 邵龍
• 申請（專利權(quán)）人: 西南電子技術(shù)研究所（中國電子科技集團(tuán)公司第十研究所）
• 主分類號: G06F8/654
• 分類號: G06F8/654
• 代理公司: 成飛(集團(tuán))公司專利中心51121
• 代理人: 郭純武

技術(shù)領(lǐng)域

本發(fā)明涉及綜合化系統(tǒng)通用信號處理模塊領(lǐng)域，具體涉及一種基于綜合化系統(tǒng)通用信號處理模塊FPGA程序在線更新的電路及方法。

背景技術(shù)

高度綜合化的航空電子系統(tǒng)是在綜合化航空電子系統(tǒng)的基礎(chǔ)上，進(jìn)一步將數(shù)字系統(tǒng)綜合的思路應(yīng)用到系統(tǒng)的孔徑和信道處理部分，實(shí)現(xiàn)整個(gè)系統(tǒng)的模塊化和綜合化。其特點(diǎn)是從硬件資源的角度很難分清雷達(dá)、通信等功能設(shè)備，系統(tǒng)中大部分功能都是通過對通用模塊加注不同的軟件來實(shí)現(xiàn)，在信息處理層面，實(shí)現(xiàn)了對不同傳感器獲取的目標(biāo)數(shù)據(jù)、地形數(shù)據(jù)和威脅數(shù)據(jù)的融合，提供如自動目標(biāo)識別、威脅等級評估、高置信度的信息處理能力，系統(tǒng)變得更智能化，大大減輕了飛行員的操作負(fù)荷。綜合化系統(tǒng)是非常復(fù)雜的，因?yàn)槠涔ぷ鲙捯瑫r(shí)滿足大帶寬和大動態(tài)范圍要求，其功能既要能支持浮點(diǎn)并行運(yùn)算，又要支持定點(diǎn)串行運(yùn)算，其傳輸網(wǎng)絡(luò)既要具備寬帶傳輸特性，又要具備低傳輸延時(shí)特性。這些復(fù)雜性給系統(tǒng)的架構(gòu)設(shè)計(jì)、網(wǎng)絡(luò)設(shè)計(jì)、處理機(jī)設(shè)計(jì)和信道設(shè)計(jì)帶來許多挑戰(zhàn)，需要同時(shí)考慮模塊的通用化，網(wǎng)絡(luò)拓?fù)涞撵`活性、處理運(yùn)算的并發(fā)性等實(shí)現(xiàn)。隨著系統(tǒng)復(fù)雜程度的不斷提高，人們發(fā)現(xiàn)將軟件和硬件分開獨(dú)立設(shè)計(jì)、開發(fā)的弊端越來越明顯：軟硬件相互影響無法評估，系統(tǒng)集成、維護(hù)困難。在以集中式融合處理多傳感器量測數(shù)據(jù)的綜合電子信息系統(tǒng)中,常會出現(xiàn)各傳感器量測數(shù)據(jù)不按正常時(shí)序到達(dá)融合中心的無序量測現(xiàn)象。處理器處理這類無序量測數(shù)據(jù)時(shí)會遇到負(fù)時(shí)間更新問題。目前綜合化電子信息系統(tǒng)信號處理平臺主要包括通用數(shù)據(jù)處理模塊(DPM)、通用信號處理模塊(SPM)、網(wǎng)絡(luò)交換模塊(RCM)、系統(tǒng)控制模塊(SCM)和高速大規(guī)模存儲模塊(MMM)。模塊在功能單元?jiǎng)澐峙c設(shè)計(jì)上，遵循模塊通用功能框架要求進(jìn)行。模塊通用功能框架要求為：每個(gè)模塊由模塊支持單元(MSU)、處理單元(PU)、路由單元(RU)、網(wǎng)絡(luò)接口單元(NIU)、電源支持部件(PSE)、模塊物理接口(MPI)等單元組成，實(shí)現(xiàn)模塊硬件電路的標(biāo)準(zhǔn)化通用化與綜合化設(shè)計(jì)。各模塊根據(jù)處理單元的不同而被劃分為不同的功能模塊。通用信號處理模塊由典型的信號處理器DSP/FPGA組成處理單元，F(xiàn)PGA利用硬件并行的優(yōu)勢，打破了順序執(zhí)行的模式，在每個(gè)時(shí)鐘周期內(nèi)完成更多的處理任務(wù)，超越了DSP的運(yùn)算能力；并且FPGA在硬件層面控制輸入和輸出(I/O)為滿足應(yīng)用需求提供了更快速的響應(yīng)時(shí)間和專業(yè)化的功能，因此，由FPGA組成處理單元的信號處理模塊就形成了FPGA型信號處理模塊。

在實(shí)際工程應(yīng)用中，時(shí)常會遇到為解決某個(gè)產(chǎn)品的BUG，需要在工程現(xiàn)場更新設(shè)備的FPGA代碼，或者參加電信測試時(shí)需要現(xiàn)場升級設(shè)備FPGA程序以便于調(diào)試。FPGA程序代碼一般存放于芯片配套的FLASH存儲器中，而常見的對印制板上FLASH編程有幾種方法，原始的方法是使用編程器，這種方法需要要將芯片取下，十分不便，或者通過JTAG接口連接到PC機(jī)上，但需要專用下載軟件(一般由芯片生產(chǎn)廠商提供)。在測試現(xiàn)場或調(diào)測機(jī)房現(xiàn)場，要找到FPGA的專用下載線是比較困難的。有時(shí)僅為了更新一個(gè)FPGA的程序就需要研發(fā)或客服人員親自到現(xiàn)場去燒寫程序，這既不便捷，也使得設(shè)備維護(hù)成本大大增加。在實(shí)用系統(tǒng)中，越來越多的產(chǎn)品借助產(chǎn)品固有的通信接口來完成FPGA程序的在線更新。

目前，F(xiàn)PGA程序在線更新有如下兩種方案。

方案一.FPGA功能程序內(nèi)含F(xiàn)PGA程序在線更新模塊，通過在線更新模塊實(shí)現(xiàn)FPGA程序更新到FPGA外掛存儲器中。

方案二.FPGA程序存儲在DSP外掛存儲器中，通過DSP實(shí)現(xiàn)FPGA程序在線更新。

現(xiàn)有的一些方案中有如下一些缺點(diǎn)：

一.方案一中，由于FPGA程序在線更新模塊內(nèi)置在FPGA功能程序中，不僅增加功能應(yīng)用與程序在線更新的耦合，還占用了寶貴的FPGA內(nèi)部資源。

二.方案二中，通過DSP實(shí)現(xiàn)FPGA的程序加載，由于FPGA程序存儲在DSP外掛存儲器中，F(xiàn)PGA的加載就只能采用被動加載模式，即只有通過DSP讀取FPGA程序并輸出到FPGA程序加載接口，實(shí)現(xiàn)FPGA程序加載。該方案雖然FPGA程序在線更新實(shí)現(xiàn)簡單，但是FPGA程序加載實(shí)現(xiàn)則變得復(fù)雜，更重要的是FPGA被動加載的速度比主動加載慢得多。

三.方案一和方案二都是基于DSP實(shí)現(xiàn)了，在沒有DSP的FPGA型信號處理模塊中，單獨(dú)增加一個(gè)DSP實(shí)現(xiàn)FPGA程序在線更新不僅增加了成本，而且增加系統(tǒng)復(fù)雜度。

發(fā)明內(nèi)容