[發明專利]基于DSP的FPGA程序在線更新電路

有效

• 申請號: 201710835512.3
• 申請日: 2017-09-15
• 公開（公告）號: CN107832078B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 邵龍
• 申請（專利權）人: 西南電子技術研究所（中國電子科技集團公司第十研究所）
• 主分類號: G06F8/656
• 分類號: G06F8/656;G06F9/445
• 代理公司: 成飛(集團)公司專利中心 51121
• 代理人: 郭純武

1.一種基于DSP的FPGA程序在線更新電路，包括：通過外部存儲器接口EMIF分別連接現場可編程門陣列FPGA和復雜可編程邏輯器件CPLD的數字信號處理器DSP，分別電連接CPLD和FPGA的FLASH芯片，其中，CPLD內置EMIF總線讀寫器、FLASH塊選擇器和FPGA程序加載控制器，其特征在于： EMIF總線讀寫器并聯于EMIF與FLASH異步并行接口轉換器，并共端通過外部存儲器接口EMIF連接DSP；FLASH塊選擇器通過n根地址控制線相連FLASH高n位地址管腳；FPGA程序加載控制器分別通過一根輸出離散線連接FPGA的PROG管腳，通過兩根輸出離散線連接FPGA的INIT管腳和DONE管腳；FPGA通過FPGA并行加載接口BPI連接FLASH，EMIF總線讀寫器接收到DSP的訪問信號后，設置FLASH塊選擇器的FLASH塊號，FLASH塊選擇器通過n根地址控制線將FLASH高n位地址線設置成對應的高低電平，以選中對應塊號的FLASH塊為當前有效塊；或者接收到DSP的訪問信號后，將FPGA程序加載控制器的值設為1，FPGA程序加載控制器設為的值1后，FPGA程序加載控制器將通過輸出離散線控制FPGA的PROG管腳，啟動FPGA自加載流程。

2.如權利要求1所述的基于DSP的FPGA程序在線更新電路，其特征在于：FLASH塊選擇器接收到EMIF總線讀寫器設置的塊號后，通過n根地址控制線將FLASH高n位地址線設置成對應的高低電平，以選中對應塊號的FLASH塊為當前有效塊；FPGA程序加載控制器接收EMIF總線讀寫器啟動信號，通過輸出離散線控制FPGA的PROG管腳，啟動FPGA自加載流程。

3.如權利要求1所述的基于DSP的FPGA程序在線更新電路，其特征在于：FLASH塊包含固件FPGA程序所在的塊，固件FPGA程序包含EMIF與FLASH異步并行接口轉換器；EMIF與FLASH異步并行接口轉換器在FPGA自加載流程完成且自加載成功后有效，完成DSP對FLASH訪問控制的橋接作用。

4.如權利要求1所述的基于DSP的FPGA程序在線更新電路，其特征在于：數字信號處理器DSP寫操作時，將DSP的EMIF地址信號直接輸出到不包括高n位地址的FLASH異步并行接口的地址接口，將DSP的EMIF控制信號直接輸出到FLASH異步并行接口的控制接口，將DSP的EMIF數據信號直接輸出到FLASH異步并行接口的數據接口；或者，DSP讀操作時，將DSP的EMIF地址信號直接輸出到不包括高n位地址的FLASH異步并行接口的地址接口，將DSP的EMIF控制信號直接輸出到FLASH異步并行接口的控制接口，將FLASH異步并行接口的數據信號輸出到DSP的EMIF數據接口。

5.如權利要求1所述的基于DSP的FPGA程序在線更新電路，其特征在于：現場可編程門陣列FPGA通過FPGA并行加載接口BPI連接FLASH，FLASH塊選擇器通過n根地址控制線相連FLASH高n位地址管腳；通過FLASH塊選擇器選擇好當前有效塊后，通過FPGA程序加載控制器啟動FPGA自加載流程，FPGA將通過并行加載接口BPI主動讀取當前有效塊中的FPGA程序，完成加載。

6.如權利要求1所述的基于DSP的FPGA程序在線更新電路，其特征在于： EMIF與FLASH異步并行接口轉換器將DSP的EMIF和FLASH異步并行接口邏輯聯通，通過DSP程序實現FLASH的擦寫讀操作。