[發明專利]確定集成芯片上的受監測層的特性的方法

有效

• 申請號: 201710831980.3
• 申請日: 2017-09-15
• 公開（公告）號: CN108231615B
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 莊學理;江典蔚;游文俊
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/306
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

1.一種形成半導體結構的方法，其包括：

在襯底上方形成集成芯片結構；

在所述集成芯片結構上方形成監測層，其中所述監測層包含多個監測墊；

測量所述多個監測墊中的一組監測墊之間的電性質，其中所述一組監測墊橫向間隔一監測墊距離；

至少部分地基于所述測量的電性質確定所述一組監測墊之間的所述監測墊距離下方的所述集成芯片結構的區域的特性；

在所述集成芯片內的存儲器元件層上方形成頂部電極層；

選擇性地蝕刻所述頂部電極層和所述存儲器元件層以界定多個存儲器單元；及

在所述多個存儲器單元上方形成上部介電層，其中所述電性質為電阻，所述特性為所述集成芯片結構內的一或多個層的厚度，且其中所述電阻與所述一或多個層的所述厚度成反比。

2.根據權利要求1所述的方法，其中所述多個監測墊電連接至一測量裝置，所述測量裝置經配置以測量所述一組監測墊之間的所述電性質。

3.根據權利要求1所述的方法，其中所述電阻與所述監測層的厚度成反比。

4.根據權利要求1所述的方法，其中形成所述集成芯片結構包括：

在所述襯底上方形成介電層；及

在所述介電層上方形成導電層，其中所述介電層和所述導電層包括在所述集成芯片結構內。

5.根據權利要求4所述的方法，進一步包括：

在形成所述導電層之前對所述介電層執行化學機械拋光過程。

6.根據權利要求1所述的方法，其中所述監測層具有第一最外監測層側壁及第二最外監測層側壁，且其中所述第一最外監測層側壁與所述第二最外監測層側壁之間的監測層距離為4微米至10微米。

7.根據權利要求1所述的方法，其中所述集成芯片結構為磁穿隧結MTJ結構，其具有布置于鐵磁層與罩蓋層之間的層，且其中形成所述監測層包括在所述罩蓋層上方形成所述監測層。

8.根據權利要求1所述的方法，

其中所述監測層包括MTJ結構的罩蓋層；及

其中在測量所述一組監測墊之間的所述電性質時，所述MTJ結構在所述罩蓋層的離散段下方連續延伸。

9.一種形成半導體結構的方法，包括：

在襯底上方的層間介電ILD層內形成多個金屬層結構；

在所述ILD層上方形成介電層，其中至少一個底部電極通路BEVA安置于所述介電層內；

對所述介電層執行化學機械平坦化CMP過程；

在所述介電層上方形成底部電極層；

在所述底部電極層上方形成存儲器元件層；

在所述存儲器元件層上方形成監測層，所述監測層具有多個監測墊；

測量一組監測墊之間的電性質，其中所述一組監測墊中的監測墊橫向間隔達監測墊距離；及

基于所述測量的電性質確定在所述監測墊距離正下方的所述存儲器元件層的厚度。

10.根據權利要求9所述的方法，其中所述電性質為電阻。

11.根據權利要求10所述的方法，其中所述電阻與所述存儲器元件層的所述厚度成反比。

12.根據權利要求10所述的方法，其中所述存儲器元件層為磁穿隧結MTJ結構，其具有布置于鐵磁層與罩蓋層之間的層，且其中所述監測層形成在所述罩蓋層上方。

13.根據權利要求9所述的方法，其中所述監測層具有第一最外監測層側壁及第二最外監測層側壁，且其中所述第一最外監測層側壁與所述第二最外監測層側壁之間的監測層距離為4微米至10微米。

14.根據權利要求9所述的方法，其中所述底部電極層由包括氮化鈦(TiN)、氮化鉭(TaN)、鈦(Ti)、鉭(Ta)或銅(Cu)的導電材料構成。