[發(fā)明專利]阻變存儲(chǔ)器的操作方法及其操作裝置、芯片以及芯片認(rèn)證方法有效
| 申請(qǐng)?zhí)枺?/td> | 201710828249.5 | 申請(qǐng)日: | 2017-09-14 |
| 公開(公告)號(hào): | CN109509495B | 公開(公告)日: | 2020-09-22 |
| 發(fā)明(設(shè)計(jì))人: | 吳華強(qiáng);龐亞川;高濱;錢鶴 | 申請(qǐng)(專利權(quán))人: | 清華大學(xué) |
| 主分類號(hào): | G11C13/00 | 分類號(hào): | G11C13/00 |
| 代理公司: | 北京市柳沈律師事務(wù)所 11105 | 代理人: | 彭久云 |
| 地址: | 10008*** | 國(guó)省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲(chǔ)器 操作方法 及其 操作 裝置 芯片 以及 認(rèn)證 方法 | ||
1.一種阻變存儲(chǔ)器的操作方法,包括:
對(duì)阻變存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)單元施加復(fù)位電壓,以使所述阻變存儲(chǔ)器陣列處于第一狀態(tài)以形成物理不可克隆函數(shù)PUF;以及
對(duì)處于所述第一狀態(tài)的阻變存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)單元施加置位電壓,以使所述阻變存儲(chǔ)器陣列處于第二狀態(tài);其中,
在所述第二狀態(tài)時(shí),所述阻變存儲(chǔ)器陣列中有百分之九十以上的存儲(chǔ)單元處于低阻態(tài)。
2.根據(jù)權(quán)利要求1所述的操作方法,還包括:
對(duì)處于所述第二狀態(tài)的阻變存儲(chǔ)器陣列中的存儲(chǔ)單元施加所述復(fù)位電壓,以使所述阻變存儲(chǔ)器陣列處于第三狀態(tài);其中,
處于所述第三狀態(tài)的阻變存儲(chǔ)器陣列的電阻值狀態(tài)與處于所述第一狀態(tài)的阻變存儲(chǔ)器陣列的電阻值狀態(tài),二者的誤差值小于一預(yù)設(shè)誤差值。
3.根據(jù)權(quán)利要求1所述的操作方法,其中,在形成所述PUF之前還包括:
對(duì)所述阻變存儲(chǔ)器陣列中的至少部分存儲(chǔ)單元進(jìn)行多次連續(xù)的隱藏與再現(xiàn)操作,以確定所述復(fù)位電壓和所述置位電壓。
4.根據(jù)權(quán)利要求1所述的操作方法,其中,在形成所述PUF之后還包括提取激勵(lì)響應(yīng)對(duì);所述提取激勵(lì)響應(yīng)對(duì)包括:
將所述阻變存儲(chǔ)器陣列劃分為第一子陣列和第二子陣列,對(duì)比所述第一子陣列和所述第二子陣列中的對(duì)應(yīng)存儲(chǔ)單元的電阻值大小,以獲得多個(gè)激勵(lì)響應(yīng)對(duì);或者
將所述阻變存儲(chǔ)器陣列劃分為第一子陣列和第二子陣列,隨機(jī)從所述第一子陣列和所述第二子陣列中各選取一個(gè)存儲(chǔ)單元并對(duì)其電阻值大小進(jìn)行對(duì)比,以獲得多個(gè)激勵(lì)響應(yīng)對(duì)。
5.一種阻變存儲(chǔ)器操作裝置,包括處理器和存儲(chǔ)器,所述存儲(chǔ)器存儲(chǔ)有可執(zhí)行指令,所述可執(zhí)行指令可由所述處理器執(zhí)行以實(shí)現(xiàn)如權(quán)利要求1-4任一所述的操作方法。
6.一種阻變存儲(chǔ)器芯片,包括阻變存儲(chǔ)器陣列,其中,所述阻變存儲(chǔ)器陣列處于其中百分之九十以上的存儲(chǔ)單元處于低阻態(tài)的第二狀態(tài),
通過所述阻變存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)單元被施加復(fù)位電壓以使所述阻變存儲(chǔ)器陣列處于第一狀態(tài)以形成PUF,然后對(duì)處于所述第一狀態(tài)的阻變存儲(chǔ)器陣列中的多個(gè)存儲(chǔ)單元施加置位電壓,以使所述阻變存儲(chǔ)器陣列處于所述第二狀態(tài)。
7.一種芯片認(rèn)證方法,包括:
選擇認(rèn)證服務(wù)器中的一個(gè)激勵(lì)發(fā)送至待認(rèn)證的根據(jù)權(quán)利要求6所述的芯片,其中,處于所述第二狀態(tài)的阻變存儲(chǔ)器陣列中的存儲(chǔ)單元被施加所述復(fù)位電壓,以使所述阻變存儲(chǔ)器陣列處于第三狀態(tài),處于所述第三狀態(tài)的阻變存儲(chǔ)器陣列中對(duì)應(yīng)所述激勵(lì)的存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)被作為第一響應(yīng)返回;
所述認(rèn)證服務(wù)器接收所述待認(rèn)證芯片根據(jù)所述激勵(lì)返回的所述第一響應(yīng);以及
將所述第一響應(yīng)和所述認(rèn)證服務(wù)器中的多個(gè)激勵(lì)響應(yīng)對(duì)中的與所述激勵(lì)匹配的第二響應(yīng)進(jìn)行對(duì)比,若誤差值小于一預(yù)設(shè)誤差值,則認(rèn)證成功,否則認(rèn)證失敗。
8.根據(jù)權(quán)利要求7所述的芯片認(rèn)證方法,還包括:
對(duì)原始芯片中的阻變存儲(chǔ)器陣列施加所述復(fù)位電壓,以形成PUF;以及
提取所述PUF中的多個(gè)激勵(lì)響應(yīng)對(duì),并存儲(chǔ)在所述認(rèn)證服務(wù)器中。
9.一種芯片認(rèn)證方法,包括:
待認(rèn)證的根據(jù)權(quán)利要求6所述的芯片接收認(rèn)證服務(wù)器發(fā)送的一個(gè)激勵(lì),
對(duì)所述待認(rèn)證芯片施加所述復(fù)位電壓,其中,處于所述第二狀態(tài)的阻變存儲(chǔ)器陣列中的存儲(chǔ)單元被施加所述復(fù)位電壓,以使所述阻變存儲(chǔ)器陣列處于第三狀態(tài),處于所述第三狀態(tài)的阻變存儲(chǔ)器陣列中對(duì)應(yīng)所述激勵(lì)的存儲(chǔ)單元所存儲(chǔ)的數(shù)據(jù)被作為第一響應(yīng)返回至所述認(rèn)證服務(wù)器。
10.根據(jù)權(quán)利要求9所述的芯片認(rèn)證方法,還包括:
將所述第一響應(yīng)和所述認(rèn)證服務(wù)器中的多個(gè)激勵(lì)響應(yīng)對(duì)中的與所述激勵(lì)匹配的第二響應(yīng)進(jìn)行對(duì)比,若誤差值小于一預(yù)設(shè)誤差值,則認(rèn)證成功,否則認(rèn)證失敗。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于清華大學(xué),未經(jīng)清華大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710828249.5/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 用于控制非易失性存儲(chǔ)器的控制器
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 存儲(chǔ)和檢索處理系統(tǒng)的數(shù)據(jù)的存儲(chǔ)器系統(tǒng)和性能監(jiān)視方法
- 用于控制半導(dǎo)體裝置的方法
- 存儲(chǔ)器存儲(chǔ)裝置及其測(cè)試方法
- 存儲(chǔ)器裝置及可促進(jìn)張量存儲(chǔ)器存取的方法
- 使用雙通道存儲(chǔ)器作為具有間隔的單通道存儲(chǔ)器
- 用于管理存儲(chǔ)器訪問操作的方法和系統(tǒng)
- 存儲(chǔ)器控制器、存儲(chǔ)裝置和存儲(chǔ)裝置的操作方法
- 具有部分組刷新的存儲(chǔ)器





